公开(公告)号：CN106158799A

公开(公告)日：2016-11-23

申请号：CN201510094994.2

申请日：2015-03-03

Applicant: 株式会社东芝

Inventor： 田中润

IPC: H01L23/488

Abstract: 本发明的实施方式的半导体装置抑制凸块的接合不良。实施方式的半导体装置包括：第一衬底；多个第一导电性垫，其设置在第一衬底上；第二衬底，其至少具有半导体衬底，且是以夹着第一导电性垫而与第一衬底对向的方式设置；多个第二导电性垫，其是以位于第一衬底与第二衬底之间的方式，设置在第二衬底上；绝缘性接着层，其将第一衬底与第二衬底之间密封；以及多个凸块，其将多个第一导电性垫与多个第二导电性垫电连接。多个凸块至少包括：第一凸块，其具有第一高度；以及第二凸块，其设置在比起第一凸块更靠近第二衬底的中心的位置，且具有高于第一高度的第二高度。

公开(公告)号：CN106067429A

公开(公告)日：2016-11-02

申请号：CN201610208276.8

申请日：2016-04-06

Applicant: 株式会社东芝

Inventor： 田中润 ,  志摩真也

IPC: H01L21/67

CPC classification number: H01L21/67132 ,  H01L21/67092 ,  H01L21/67109 ,  H01L21/67115 ,  H01L21/6835 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68368 ,  H01L2221/6839 ,  H01L2224/11 ,  H01L2224/94 ,  H01L21/67 ,  H01L21/67011

Abstract: 本发明关于半导体装置的制造装置及制造方法。本实施方式的半导体装置的制造装置具有：平台，保持与具有第一面及与所述第一面相反侧的第二面的半导体晶片的所述第二面附着的带；真空机构，吸附在附着设置在所述第一面的衬底的上方；驱动部，将所述真空机构向远离所述衬底的方向驱动；以及冷却部，能够冷却所述带。另外，本实施方式的半导体装置的制造方法包括：对具有第一面及与所述第一面对向的第二面的半导体晶片，将衬底粘贴在所述第一面的步骤；贯通所述半导体晶片，在所述第二面形成具有凸部的接点的步骤；将带贴附在所述第二面的步骤；以及通过使所述带的弹性模数增加，并拉开所述半导体晶片与所述衬底的距离，而将所述衬底剥离的剥离步骤。

公开(公告)号：CN102738133A

公开(公告)日：2012-10-17

申请号：CN201110275122.8

申请日：2011-09-16

Applicant: 株式会社东芝

Inventor： 田中润 ,  宫下浩一 ,  安藤善康 ,  谷本亮 ,  竹本康男

IPC: H01L25/065 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L23/3135 ,  H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/32145 ,  H01L2224/451 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 本发明涉及半导体器件及其制造方法。根据一个实施例，一种半导体器件包括：控制元件，其通过第一粘合层而被设置在基板的主表面上方；第二粘合层，其被设置为覆盖所述控制元件；第一半导体芯片，其被设置在所述第二粘合层上，所述第一半导体芯片的底表面积大于所述控制元件的顶表面积，并且所述控制元件的外边缘的至少一侧伸出到所述第一半导体芯片的外边缘的外部。

公开(公告)号：CN103681640B

公开(公告)日：2016-08-10

申请号：CN201310058066.1

申请日：2013-02-25

Applicant: 株式会社东芝

Inventor： 谷本亮 ,  井本孝志 ,  安藤善康 ,  野田真史 ,  岩政直树 ,  宫下浩一 ,  川户雅敏 ,  岩本正次 ,  田中润 ,  堂前佑辅

IPC: H01L25/065 ,  H01L23/29 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L23/488 ,  H01L21/50 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3128 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/2741 ,  H01L2224/27436 ,  H01L2224/2919 ,  H01L2224/32013 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/83856 ,  H01L2224/83862 ,  H01L2224/83986 ,  H01L2224/92165 ,  H01L2224/92247 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/27 ,  H01L2224/05599

Abstract: 本发明涉及叠层型半导体装置。提供可以消除当在半导体芯片的粘接剂层内埋入比其小型的半导体芯片时产生的缺点的叠层型半导体装置。实施方式的叠层型半导体装置（1）具备配置于电路基板（2）上的第1半导体芯片（6）、使第1半导体芯片（6）粘合于电路基板（2）的粘接层（7）和具有比第1半导体芯片（6）小的外形的第2半导体芯片（10）。第2半导体芯片（10）至少一部分埋入于粘接层（7）内。粘接层（7）具有95μm以上且150μm以下的范围的厚度，并且包括当埋入第2半导体芯片（10）时的热时粘度为500Pa·s以上且5000Pa·s以下的范围的热固化性树脂。

公开(公告)号：CN104916594A

公开(公告)日：2015-09-16

申请号：CN201410444281.X

申请日：2014-09-03

Applicant: 株式会社东芝

Inventor： 田中润

IPC: H01L23/12 ,  H01L21/58

Abstract: 本发明是抑制延伸片的挠曲或断裂的半导体制造装置及半导体装置的制造方法。实施方式的半导体制造装置包括：延伸环；以及调整部，其求出延伸片的张力，并根据所求出的张力而设定晶片环与延伸环的高低差，由此调整延伸片的拉伸力。晶片环包含中空部，在中空部使已贴附在延伸片上的被处理体露出并且固定延伸片。延伸环是以与所述晶片环之间可相对地上下的方式设置。

公开(公告)号：CN103681640A

公开(公告)日：2014-03-26

申请号：CN201310058066.1

申请日：2013-02-25

Applicant: 株式会社东芝

Inventor： 谷本亮 ,  井本孝志 ,  安藤善康 ,  野田真史 ,  岩政直树 ,  宫下浩一 ,  川户雅敏 ,  岩本正次 ,  田中润 ,  堂前佑辅

IPC: H01L25/065 ,  H01L23/29 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L23/488 ,  H01L21/50 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3128 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/2741 ,  H01L2224/27436 ,  H01L2224/2919 ,  H01L2224/32013 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/83856 ,  H01L2224/83862 ,  H01L2224/83986 ,  H01L2224/92165 ,  H01L2224/92247 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/27 ,  H01L2224/05599

Abstract: 本发明涉及叠层型半导体装置。提供可以消除当在半导体芯片的粘接剂层内埋入比其小型的半导体芯片时产生的缺点的叠层型半导体装置。实施方式的叠层型半导体装置（1）具备配置于电路基板（2）上的第1半导体芯片（6）、使第1半导体芯片（6）粘合于电路基板（2）的粘接层（7）和具有比第1半导体芯片（6）小的外形的第2半导体芯片（10）。第2半导体芯片（10）至少一部分埋入于粘接层（7）内。粘接层（7）具有95μm以上且150μm以下的范围的厚度，并且包括当埋入第2半导体芯片（10）时的热时粘度为500Pa·s以上且5000Pa·s以下的范围的热固化性树脂。

公开(公告)号：CN103000600A

公开(公告)日：2013-03-27

申请号：CN201210071044.4

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  安藤善康 ,  谷本亮 ,  岩本正次 ,  竹本康男 ,  田口英男 ,  武部直人 ,  宫下浩一 ,  田中润 ,  石田胜广 ,  渡边昭吾 ,  佐野雄一

IPC: H01L23/488 ,  H01L23/29 ,  H01L25/065

CPC classification number: H01L23/3135 ,  H01L23/145 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49894 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48624 ,  H01L2224/48824 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2224/92247 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/16225 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/32145 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明涉及半导体装置。在一个实施例中，一种半导体装置具有基底、第一半导体芯片、电极、第一和第二连接部件以及第一和第二密封部件。所述电极被设置在所述第一半导体芯片上并包含Al。所述第一连接部件电连接所述电极和所述基底，并包含Au或Cu。所述第一密封部件密封所述第一半导体芯片和所述第一连接部件。一个或多个第二半导体芯片层叠在所述第一密封部件上。所述第二密封部件密封所述第一连接部件、所述一个或多个第二半导体芯片以及一个或多个第二连接部件。所述第一密封部件中的Cl离子和Br离子的总重量W1与所述第一密封部件和所述基底的树脂的重量W0的比率小于等于7.5ppm。