公开(公告)号：CN100524808C

公开(公告)日：2009-08-05

申请号：CN200610004581.1

申请日：2006-02-09

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  松泽一也

IPC: H01L29/00 ,  H01L27/02 ,  H04L9/32

CPC classification number: H04L63/0853 ,  H04L63/1441 ,  H04W12/06 ,  H04W12/12

Abstract: 本发明使防止“欺骗”并且尽可能有效地不导致附加管理成本成为可能。被认证装置包括：至少一个被认证元件，用于相对于连续的输入信号生成具有在制造时自发变化的特性的输出信号。被认证元件的特性被用作个体所独有的信息。

公开(公告)号：CN1828901A

公开(公告)日：2006-09-06

申请号：CN200610059431.0

申请日：2006-03-02

Applicant: 株式会社东芝

Inventor： 松泽一也

IPC: H01L27/088 ,  H01L27/12 ,  H01L21/8232 ,  H01L21/84 ,  H03K19/20

CPC classification number: H01L29/785 ,  H01L21/28273 ,  H01L21/845 ,  H01L27/0694 ,  H01L27/092 ,  H01L27/0924 ,  H01L27/115 ,  H01L27/1211 ,  H01L29/66787 ,  H01L29/66825 ,  H01L29/78645 ,  H01L29/78648 ,  H01L29/788

Abstract: 本申请公开了一种半导体大规模集成电路及半导体大规模集成电路制造方法。根据不分明，可以在小面积中形成基本逻辑门，并提供高度集成的微观结构。在nMOSFET和pMOSFET中，彼此相对地形成栅极电极，并隔着栅极绝缘层把半导体区夹在中间。nMOSFET和pMOSFET的各漏极区彼此连接。高电位加到pMOSFET的源极区，同时在高和低电位之间的中间电位加到nMOSFET的源极区。从而形成了与非门。在高和低电位之间的中间电位加到pMOSFET的源极区。低电位加到nMOSFET的源极区。从而形成了或非门。

公开(公告)号：CN1681127A

公开(公告)日：2005-10-12

申请号：CN200510064131.7

申请日：2005-04-11

Applicant: 株式会社东芝

Inventor： 松泽一也

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1104 ,  H01L27/118 ,  H01L29/785 ,  Y10S257/903

Abstract: 一种半导体存储器，包括第一至第六脊、第一至第六脊上的绝缘层、第一至第四脊上的第一栅极线、以及第三至第六脊上的第二栅极线，其中所述第一和第六脊、所述绝缘层、以及所述第一和第二栅极线实现第一和第二电容器，所述第二和第三脊与所述第一栅极线实现第一驱动和负载晶体管，而所述第四和第五脊与所述第二栅极线实现第二负载和驱动晶体管。

公开(公告)号：CN1677679A

公开(公告)日：2005-10-05

申请号：CN200510062473.5

申请日：2005-03-28

Applicant: 株式会社东芝

Inventor： 松泽一也

IPC: H01L27/115 ,  H01L21/8234 ,  H01L21/8247

CPC classification number: H01L21/28273 ,  H01L27/11521 ,  H01L27/11551 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7883 ,  H01L29/7887

Abstract: 半导体存储器件包括半导体基底，所述半导体基底上的栅绝缘膜，所述栅绝缘膜上的栅电极，在所述栅电极的栅极长度方向在两个侧面上形成的控制绝缘膜，通过所述控制绝缘膜在两个所述侧面上形成的电荷存储层，在所述电荷存储层和所述半导体基底之间形成的隧道绝缘膜，以及在所述半导体基底的表面上形成的、其间插入了所述栅电极和所述电荷存储层的源极/漏极区域。优选情况下，存储固定信息取决于在直接在所述隧道绝缘膜之下的所述半导体基底的表面部位中有/没有形成的杂质扩散层，存储半固定信息取决于所述电荷存储层中的电荷量，与所述电荷相反的电荷在所述表面部位中感应。

公开(公告)号：CN1052817C

公开(公告)日：2000-05-24

申请号：CN95118446.6

申请日：1995-09-13

Applicant: 株式会社东芝

Inventor： 吉见信 ,  稻叶聪 ,  村越笃 ,  寺内卫 ,  执行直之 ,  松下嘉明 ,  青木正身 ,  滨本毅司 ,  石桥裕 ,  尾崎彻 ,  H·川口谷 ,  松泽一也 ,  有隅修 ,  西山彰

IPC: H01L29/78 ,  H01L27/108 ,  H01L27/12 ,  H01L21/336 ,  H01L21/82

CPC classification number: H01L29/66666 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78618 ,  H01L29/78681

Abstract: 一种半导体器件结构及制造方法，在改善MOSFET、MOSSIT和MISFET等绝缘栅晶体管的漏击穿电压时降低漏电流，改善存储单元如用这些晶体管作开关晶体管的DRAM的保持特性，改善传输门中栅氧化膜的可靠性。具体地，在SOI·IG-器件的源区或漏区内部形成窄带隙半导体如SixGe1-x、SixSn1-x、PbS。选择窄带隙半导体区在SOI膜中的位置和/或摩尔百分比，或选择杂质元素，补偿晶格失配，抑制缺陷的产生。

公开(公告)号：CN101378066A

公开(公告)日：2009-03-04

申请号：CN200810146361.1

申请日：2008-08-27

Applicant: 株式会社东芝

Inventor： 鸟山周一 ,  松泽一也

IPC: H01L27/115 ,  H01L23/522 ,  H01L29/792 ,  H01L29/423

CPC classification number: G11C16/0483 ,  H01L21/84 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/1203

Abstract: 本发明公开了一种在晶体管沟道区域的相对横向表面上具有作为辅助电极的侧面电极以由此改善操作余量的NAND型电可擦可编程只读存储器(EEPROM)装置。也被称为NAND闪速存储器的NAND EEPROM在半导体衬底上具有包含存储单元晶体管的串行组合的存储单元的阵列。存储单元晶体管中的每一个具有一对源极和漏极区域、沟道区域、隧道绝缘体膜、电荷存储层、控制电介质膜、控制电极、沟道区域的侧面上的侧面电介质膜、以及在沟道区域的侧表面上形成使得沟道区域被横向插入其间的侧面电极。侧面电极被串行耦接的存储单元晶体管中的相邻存储单元晶体管共用或“共享”。

公开(公告)号：CN100382319C

公开(公告)日：2008-04-16

申请号：CN200410011720.4

申请日：2004-09-24

Applicant: 株式会社东芝

Inventor： 松泽一也 ,  内田建 ,  中内孝浩

IPC: H01L27/11

CPC classification number: H01L27/11 ,  H01L27/1104 ,  H01L27/1463 ,  Y10S257/903

Abstract: 提供一种静态随机存取存储器，软错误的宽容性好。它包括：第一互补型场效应晶体管，其具备：具有和半导体衬底构成肖特基结的漏区的第一电子传导型场效应晶体管；与第一电子传导型场效应晶体管共有漏区，具有与第一电子传导型场效应晶体管共用的栅极的第一空穴传导型场效应晶体管；第二互补型场效应晶体管，其具备：具有和半导体衬底构成肖特基结的第二漏区的第二电子传导型场效应晶体管；以及与第二电子传导型场效应晶体管共有漏区，具有与第一电子传导型场效应晶体管共用的栅极的第二空穴传导型场效应晶体管，第一及第二互补型场效应晶体管的共用栅极连接在相对的互补型场效应晶体管的共有漏区上。

公开(公告)号：CN101345239A

公开(公告)日：2009-01-14

申请号：CN200810135745.3

申请日：2008-07-11

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松泽一也

IPC: H01L25/18 ,  H01L27/02 ,  H01L23/31 ,  H01L23/488

CPC classification number: G06F21/85 ,  G06F21/71 ,  G06F2221/2137 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0655 ,  H01L25/18 ,  H01L27/105 ,  H01L27/11526 ,  H01L2224/05554 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  Y10T307/951 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00

Abstract: 一种电子装置，具备：基板(1)；第1芯片(5)，安装在上述基板上，形成有第1和第2端子(11，10)、输入焊区(17)、以及连接到上述第1和第2端子(11，10)上并以既定的寿命切断上述第1和第2端子之间的访问的半导体时限开关，上述输入焊区设定上述既定的寿命；第2芯片(7)，安装在上述基板上，内置有具有连接到上述第1端子(11)上的第3端子(12)和作为与外部的输入输出端子的第4端子(13)的运算装置；第1存储装置(3)，安装在上述基板上，具有连接到上述第2端子(10)上的第5端子(9)，记录有为使上述运算装置工作所必需的信息；以及封装体(19)，至少覆盖形成了上述第1芯片(5)的上述输入焊区(17)的表面。

公开(公告)号：CN100438043C

公开(公告)日：2008-11-26

申请号：CN200510064131.7

申请日：2005-04-11

Applicant: 株式会社东芝

Inventor： 松泽一也

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1104 ,  H01L27/118 ,  H01L29/785 ,  Y10S257/903

Abstract: 一种半导体存储器，包括第一至第六脊、第一至第六脊上的绝缘层、第一至第四脊上的第一栅极线、以及第三至第六脊上的第二栅极线，其中所述第一和第六脊、所述绝缘层、以及所述第一和第二栅极线实现第一和第二电容器，所述第二和第三脊与所述第一栅极线实现第一驱动和负载晶体管，而所述第四和第五脊与所述第二栅极线实现第二负载和驱动晶体管。

公开(公告)号：CN1819258A

公开(公告)日：2006-08-16

申请号：CN200610004581.1

申请日：2006-02-09

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  松泽一也

IPC: H01L29/00 ,  H01L27/02 ,  H04L9/32

CPC classification number: H04L63/0853 ,  H04L63/1441 ,  H04W12/06 ,  H04W12/12

Abstract: 本发明使防止“欺骗，并且尽可能有效地不导致附加管理成本成为可能。被认证装置包括：至少一个被认证元件，用于相对于连续的输入信号生成具有在制造时自发变化的特性的输出信号。被认证元件的特性被用作个体所独有的信息。