公开(公告)号：CN110911379A

公开(公告)日：2020-03-24

申请号：CN201811539694.0

申请日：2018-12-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 三宅英太郎 ,  小谷和也 ,  松山宏 ,  平川达也

IPC: H01L23/498 ,  H01L23/482 ,  H01L25/18

Abstract: 本发明的实施方式提供电感较低的端子板以及半导体装置。实施方式的端子板具备：第一端子部、第二端子部、设于第一端子部以及第二端子部的斜上方的第一布线部、设于第一端子部与第一布线部之间并将第一端子部与第一布线部连接的第一连接部、设于第二端子部与第一布线部之间并将第二端子部与第一布线部连接的第二连接部、设于第一端子部以及第二端子部的斜上方的第二布线部、设于第一端子部与第二布线部之间并将第一端子部与第二布线部连接的第三连接部、设于第二端子部与第二布线部之间并将第二端子部与第二布线部的第四连接部、以及设于第二布线部的上方并连接于第二布线部且具有孔的第三端子部。

公开(公告)号：CN104465578A

公开(公告)日：2015-03-25

申请号：CN201410053381.X

申请日：2014-02-17

Applicant: 株式会社东芝

Inventor： 久里裕二 ,  关谷洋纪 ,  佐佐木遥 ,  小谷和也 ,  田多伸光 ,  松村仁嗣 ,  井口知洋

IPC: H01L23/488

CPC classification number: H01L24/83 ,  H01L23/24 ,  H01L24/03 ,  H01L24/05 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/072 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/04026 ,  H01L2224/05582 ,  H01L2224/05583 ,  H01L2224/05584 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/29111 ,  H01L2224/29139 ,  H01L2224/2929 ,  H01L2224/29294 ,  H01L2224/29339 ,  H01L2224/32013 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49111 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/83447 ,  H01L2224/8346 ,  H01L2224/8384 ,  H01L2924/00014 ,  H01L2924/10272 ,  H01L2924/1033 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/3512 ,  H01L2924/35121 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种半导体装置，上述半导体装置包括半导体元件和金属膜。上述半导体元件具有第1面以及与第1面相反的一侧的第2面。上述金属膜设置在上述半导体元件的上述第2面。上述金属膜含Cr。上述半导体元件也可以含有动作确保温度比Si的动作确保温度高的材料。

公开(公告)号：CN103681527A

公开(公告)日：2014-03-26

申请号：CN201310061142.4

申请日：2013-02-27

Applicant: 株式会社东芝

Inventor： 佐佐木遥 ,  平塚大祐 ,  山本敦史 ,  小谷和也 ,  久里裕二 ,  松村仁嗣

IPC: H01L23/16 ,  H01L21/50 ,  H01L21/58

CPC classification number: H01L23/53238 ,  H01L21/76841 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/2908 ,  H01L2224/29082 ,  H01L2224/29083 ,  H01L2224/29109 ,  H01L2224/29111 ,  H01L2224/29118 ,  H01L2224/29139 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/29166 ,  H01L2224/2917 ,  H01L2224/29171 ,  H01L2224/29172 ,  H01L2224/32225 ,  H01L2224/32503 ,  H01L2224/8381 ,  H01L2224/83815 ,  H01L2224/83825 ,  H01L2924/01322 ,  H01L2924/1301 ,  H01L2924/15747 ,  H01L2924/351 ,  H01L2924/00

Abstract: 本发明提供耐热性、可靠性高并且能够以低成本制造的半导体装置以及半导体装置的制造方法。本发明的半导体装置(10)具有安装基板(11)、半导体芯片(12)、接合层(13)以及软质金属层(14b)。半导体芯片(12)通过接合层(13)以及软质金属层(14b)来与安装基板(11)接合。接合层(13)具有合金层，该合金层以（A）成分以及（B）成分为主成分来构成，所述（A）成分是选自Sn、Zn、In中的任意一种金属或者Sn、Zn、In的合金，所述（B）成分是选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属或者选自Cu、Ni、Ag、Cr、Zr、Ti、V中的任意一种金属与选自Sn、Zn、In中的任意一种金属的合金。软质金属层(14b)包含选自Cu、Al、Zn、Ag中的任意一种金属。

公开(公告)号：CN110911379B

公开(公告)日：2023-11-03

申请号：CN201811539694.0

申请日：2018-12-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 三宅英太郎 ,  小谷和也 ,  松山宏 ,  平川达也

IPC: H01L23/498 ,  H01L23/482 ,  H01L25/18

Abstract: 本发明的实施方式提供电感较低的端子板以及半导体装置。实施方式的端子板具备：第一端子部、第二端子部、设于第一端子部以及第二端子部的斜上方的第一布线部、设于第一端子部与第一布线部之间并将第一端子部与第一布线部连接的第一连接部、设于第二端子部与第一布线部之间并将第二端子部与第一布线部连接的第二连接部、设于第一端子部以及第二端子部的斜上方的第二布线部、设于第一端子部与第二布线部之间并将第一端子部与第二布线部连接的第三连接部、设于第二端子部与第二布线部之间并将第二端子部与第二布线部的第四连接部、以及设于第二布线部的上方并连接于第二布线部且具有孔的第三端子部。

公开(公告)号：CN111725189B

公开(公告)日：2024-02-02

申请号：CN201910536336.2

申请日：2019-06-20

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 三宅英太郎 ,  松山宏 ,  平川达也 ,  小谷和也

IPC: H01L25/07 ,  H01L23/48

Abstract: 一种半导体装置，具备：主基板；第1、第2基板；设置在第1基板上的具有第1～3平面部的第1～3电极部件；具有第1和第2电极的第1半导体元件；具有第3和第4电极的第2半导体元件；将第2电极与第2电极部件电连接的第1布线；将第4电极与第3电极部件电连接的第2布线；设置在第2基板上的具有第4～6平面部的第4～6电极部件；具有第5和第6电极的第3半导体元件；具有第7和第8电极的第4半导体元件；将第6电极与第5电极部件电连接的第3布线；将第8电极与第6电极部件电连接的第4布线；与第1、第4平面部、直流电源连接的第1端子板；与第2、第5平面部连接的第2端子板；与第3、第6平面部、直流电源连接的第3端子板。

公开(公告)号：CN105742268B

公开(公告)日：2019-01-22

申请号：CN201510908670.8

申请日：2015-12-10

Applicant: 株式会社东芝

Inventor： 小谷和也 ,  市仓优太 ,  田多伸光 ,  伊东弘晃 ,  大部利春 ,  小山泰平 ,  结城和明 ,  中泽洋介 ,  山本敦史 ,  大谷真人 ,  上田和宏 ,  井口知洋

IPC: H01L23/498 ,  H01L23/367

Abstract: 一种布线基板，具备：由氮化硅形成的、包含厚度为0.2mm以上且1mm以下的传热区域部分在内的绝缘基板部；以及层叠在传热区域部分上的、包含厚度1.5mm以上的由金属材料形成的焊盘部在内的布线层部。

公开(公告)号：CN105990284A

公开(公告)日：2016-10-05

申请号：CN201510096743.8

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 田多伸光 ,  小谷和也 ,  伊东弘晃 ,  大部利春 ,  松村仁嗣

IPC: H01L23/48 ,  H01L25/07

CPC classification number: H05K7/1432 ,  H01L2224/40225

Abstract: 本发明的实施方式提供一种抑制了寄生在内部布线的电感的半导体装置。实施方式的半导体装置包括底板、半导体芯片、及第一～四端子板。半导体芯片设置在底板具有的支撑面上，且包含具有第一电极及第二电极的开关元件。第一端子板具有第一主体部且与第一电极电连接。第二端子板具有第二主体部，且与第二电极电连接。第三端子板具有第三主体部，且电连接在第一电极与第一端子板之间。第四端子板具有第四主体部，且电连接在第二电极与第二端子板之间。第三、四主体部的厚度分别比第一、二主体部的厚度薄。

公开(公告)号：CN104916557A

公开(公告)日：2015-09-16

申请号：CN201410287004.2

申请日：2014-06-24

Applicant: 株式会社东芝

Inventor： 久里裕二 ,  小谷和也 ,  佐佐木遥 ,  平塚大祐 ,  松村仁嗣 ,  北泽秀明 ,  田多伸光 ,  关谷洋纪

IPC: H01L21/60 ,  H01L23/495 ,  H01L23/482

CPC classification number: H01L24/26 ,  C04B37/026 ,  C04B2237/12 ,  C04B2237/126 ,  C04B2237/343 ,  C04B2237/407 ,  H01L21/4882 ,  H01L23/24 ,  H01L23/3735 ,  H01L23/492 ,  H01L23/564 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/83 ,  H01L2224/29082 ,  H01L2224/29083 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/32227 ,  H01L2224/45124 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/83447 ,  H01L2224/83815 ,  H01L2224/85447 ,  H01L2924/00011 ,  H01L2924/00015 ,  H01L2924/01027 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/014 ,  H01L2924/16152 ,  H01L2924/186 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2224/83205 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01083 ,  H01L2924/01049 ,  H01L2924/01028 ,  H01L24/27 ,  H01L24/33

Abstract: 实施方式提供一种具有使抗热疲劳性提高的接合部的高可靠的半导体装置及其制造方法。实施方式的半导体装置具备基座部、设置在所述基座部上的基板、以及设置在所述基板上的半导体元件。并且，还具备接合部，该接合部设置在所述基座部与所述基板之间、以及所述基板与所述半导体元件之间的至少某一方，包含锡、锑以及钴。

公开(公告)号：CN104458788A

公开(公告)日：2015-03-25

申请号：CN201410068978.1

申请日：2014-02-27

Applicant: 株式会社东芝

Inventor： 久里裕二 ,  小谷和也 ,  佐佐木遥 ,  平塚大祐 ,  松村仁嗣 ,  北泽秀明 ,  安达健二

IPC: G01N25/00

CPC classification number: G01N25/72 ,  G01R31/311

Abstract: 一种半导体装置的检查方法，具备：边对将半导体元件和基板以包含金属微颗粒的接合件进行了接合的半导体装置进行加热、边随时间推移地取得所述半导体装置中的热分布的图像数据的工序；基于所述图像数据，求出分形维数的时间变化的工序；求出所述分形维数的时间变化的斜率的工序；以及对所述斜率与预先设定的基准的斜率进行比较来判定所述半导体装置的好坏的工序。

公开(公告)号：CN104064476A

公开(公告)日：2014-09-24

申请号：CN201310308392.3

申请日：2013-07-22

Applicant: 株式会社东芝

Inventor： 久里裕二 ,  关谷洋纪 ,  佐佐木遥 ,  小谷和也 ,  田多伸光 ,  松村仁嗣 ,  井口知洋

IPC: H01L21/48 ,  H01L23/488

CPC classification number: H01L23/49866 ,  H01L23/3735 ,  H01L23/49844 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L2224/29111 ,  H01L2224/29311 ,  H01L2224/29339 ,  H01L2224/29347 ,  H01L2224/29355 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/83205 ,  H01L2224/83455 ,  H01L2224/83825 ,  H01L2224/8384 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供能够通过抑制冷热循环引起的热膨胀以及热收缩来提高产品的可靠性的功率半导体装置的制造方法以及通过该制造方法制造的功率半导体装置。本实施方式涉及的功率半导体装置的制造方法，是包括表面具有导体层的基底基板以及安装于上述基底基板的半导体元件的功率半导体装置的制造方法，具有在上述导体层的表面形成硬化层的工序。