公开(公告)号：CN105990256A

公开(公告)日：2016-10-05

申请号：CN201510072582.9

申请日：2015-02-11

Applicant: 株式会社东芝

Inventor： 三宅英太郎 ,  北泽秀明

IPC: H01L23/00 ,  H01L23/10 ,  H01L23/13

CPC classification number: H01L23/08 ,  H01L23/051 ,  H01L23/16 ,  H01L23/564 ,  H01L24/72 ,  H01L29/744 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L23/10 ,  H01L23/13 ,  H01L23/562

Abstract: 本实施方式的半导体装置具备半导体芯片，该半导体芯片包括第一端子面以及位于该第一端子面的相反侧的第二端子面。绝缘部包围半导体芯片的侧面的外周。加强部件配置在半导体芯片的侧面与绝缘部的内侧面之间，包围半导体芯片的侧面的外周。第一保持部以及第二保持部从加强部件的上表面以及底面夹持加强部件。第一保持部以及第二保持部具有与加强部件的内壁面对置的突出部。在将加强部件的与所述突出部对应的部分的内径设为Φ1in、将加强部件的外径设为Φ1out、将第一保持部或第二保持部的突出部的外径设为Φ2、将绝缘部的内径设为Φ3的情况下，满足Φ1in－Φ2＜Φ3－Φ1out。

公开(公告)号：CN104916557A

公开(公告)日：2015-09-16

申请号：CN201410287004.2

申请日：2014-06-24

Applicant: 株式会社东芝

Inventor： 久里裕二 ,  小谷和也 ,  佐佐木遥 ,  平塚大祐 ,  松村仁嗣 ,  北泽秀明 ,  田多伸光 ,  关谷洋纪

IPC: H01L21/60 ,  H01L23/495 ,  H01L23/482

CPC classification number: H01L24/26 ,  C04B37/026 ,  C04B2237/12 ,  C04B2237/126 ,  C04B2237/343 ,  C04B2237/407 ,  H01L21/4882 ,  H01L23/24 ,  H01L23/3735 ,  H01L23/492 ,  H01L23/564 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/83 ,  H01L2224/29082 ,  H01L2224/29083 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/32227 ,  H01L2224/45124 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2224/83447 ,  H01L2224/83815 ,  H01L2224/85447 ,  H01L2924/00011 ,  H01L2924/00015 ,  H01L2924/01027 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/014 ,  H01L2924/16152 ,  H01L2924/186 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2224/83205 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01083 ,  H01L2924/01049 ,  H01L2924/01028 ,  H01L24/27 ,  H01L24/33

Abstract: 实施方式提供一种具有使抗热疲劳性提高的接合部的高可靠的半导体装置及其制造方法。实施方式的半导体装置具备基座部、设置在所述基座部上的基板、以及设置在所述基板上的半导体元件。并且，还具备接合部，该接合部设置在所述基座部与所述基板之间、以及所述基板与所述半导体元件之间的至少某一方，包含锡、锑以及钴。

公开(公告)号：CN104458788A

公开(公告)日：2015-03-25

申请号：CN201410068978.1

申请日：2014-02-27

Applicant: 株式会社东芝

Inventor： 久里裕二 ,  小谷和也 ,  佐佐木遥 ,  平塚大祐 ,  松村仁嗣 ,  北泽秀明 ,  安达健二

IPC: G01N25/00

CPC classification number: G01N25/72 ,  G01R31/311

Abstract: 一种半导体装置的检查方法，具备：边对将半导体元件和基板以包含金属微颗粒的接合件进行了接合的半导体装置进行加热、边随时间推移地取得所述半导体装置中的热分布的图像数据的工序；基于所述图像数据，求出分形维数的时间变化的工序；求出所述分形维数的时间变化的斜率的工序；以及对所述斜率与预先设定的基准的斜率进行比较来判定所述半导体装置的好坏的工序。

公开(公告)号：CN118571855A

公开(公告)日：2024-08-30

申请号：CN202310561597.6

申请日：2023-05-18

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 下条亮平 ,  北泽秀明

IPC: H01L23/498 ,  H01L29/739

Abstract: 本发明的实施方式涉及半导体装置。半导体装置包含第一～第二电极、第一～第四半导体区域、第一～第二控制电极、第一～第二电极焊盘。第一半导体区域设置在第一电极之上，是第一导电型。第二半导体区域设置在第一半导体区域之上，是第二导电型。第三半导体区域设置在第二半导体区域之上，是第一导电型。第四半导体区域设置在第三半导体区域的一部分之上，是第二导电型。第一控制电极隔着第一绝缘膜与第二、第三、第四半导体区域对置。第二控制电极隔着第二绝缘膜与第二、第三半导体区域对置。第二电极与第三、第四半导体区域连接。第一电极焊盘与第一控制电极连接。第二电极焊盘与第二控制电极连接，具有与第一电极焊盘不同的平面形状。

公开(公告)号：CN114300433A

公开(公告)日：2022-04-08

申请号：CN202110115501.4

申请日：2021-01-28

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 北泽秀明

IPC: H01L23/492 ,  H01L23/24 ,  H01L25/07 ,  H01L25/18

Abstract: 实施方式的半导体装置具备：第1电极，具有第1板部，该第1板部具有第1面及与第1面对置的第2面；多个半导体芯片，设置于第2面之上；以及第2电极，具有：第2板部，设置于多个半导体芯片之上，具有与第2面对置的第3面及与第3面对置的第4面，所述第2板部具有多个凸部，该多个凸部设置于多个半导体芯片各自与第3面之间、与第3面连接、且在与第2面平行的面内分别具有与半导体芯片相同形状的顶面，第2板部具有比第1直径大的第2外径，该第1直径是在与第3面平行的面内与多个凸部中的设置于最外侧的多个凸部外接的最小的圆的直径；以及第3板部，具有与第4面连接的第5面及与第5面对置的第6面，且具有第1直径以下的第3外径。

公开(公告)号：CN102956514A

公开(公告)日：2013-03-06

申请号：CN201210282425.7

申请日：2012-08-09

Applicant: 株式会社东芝

Inventor： 佐佐木遥 ,  山本敦史 ,  小谷和也 ,  久里裕二 ,  栂嵜隆 ,  北泽秀明

IPC: H01L21/60 ,  H01L23/488

CPC classification number: C22C9/02 ,  C22C28/00 ,  H01L23/3735 ,  H01L23/488 ,  H01L23/562 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/83825 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/15747 ,  H01L2924/351 ,  H01L2924/00

Abstract: 一种半导体装置的制造方法及半导体装置，通过通用性较高、能够得到良好的高温环境下的可靠性的方法进行半导体芯片的安装，能够进行半导体装置的高温动作。在安装基板与半导体芯片之间夹装如下的接合层，并在熔融层的熔点以上的温度下保持，通过液相扩散形成比熔融层熔点高的合金层，使安装基板与半导体芯片接合，上述接合层具有：含有从Cu、Al、Ag、Ni、Cr、Zr、Ti中选择的某种金属或其合金的接合支撑层；和夹着接合支撑层而层叠的、含有从Sn、Zn、In中选择的某种金属或由从该金属中选择的两种以上的金属构成的合金的熔融层，上述接合层至少在最外层形成有熔融层。