公开(公告)号：CN1462068A

公开(公告)日：2003-12-17

申请号：CN03138118.9

申请日：2003-05-27

Applicant: 松下电器产业株式会社 ,  三菱电机株式会社

Inventor： 山下恭司 ,  海本博之 ,  小林睦 ,  大谷一弘 ,  国清辰也 ,  永久克己

IPC: H01L21/66 ,  H01L27/04 ,  H01L29/78

CPC classification number: G01R31/275 ,  G01R31/312

Abstract: 一种半导体装置和电容测量方法，CBCM测量装置具有：PMIS晶体管(11)和(12)、NMIS晶体管(13)和(14)、与第一节点(N1)相连的参照用第一导体部(15)、在与参照用第一导体部之间构成虚设电容的参照用第二导体部(17)、与第二节点相连的测试用第一导体部、与测试用第一导体部之间构成测试电容的第二导体部(18)。通过控制电压(V1、V2)，控制各晶体管的导通和截止，从流过第一、第二节点的电流测量测试电容器中的目标电容器的电容。通过增大虚设电容，使电容测量精度提高。提供电容的测量精度高的半导体装置或电容的测量方法。

公开(公告)号：CN100347559C

公开(公告)日：2007-11-07

申请号：CN200410049016.8

申请日：2004-06-11

Applicant: 松下电器产业株式会社 ,  株式会社瑞萨科技

Inventor： 山下恭司 ,  国清辰也 ,  渡边哲也 ,  金本俊几

IPC: G01R31/28 ,  G01R27/26 ,  H01L27/00 ,  H01L29/78

CPC classification number: G01R31/2884 ,  G01R31/2853

Abstract: 一种具有电容测量电路的半导体装置。在电容测量电路中，配置PMISFET(1、2、3)和NMISFET(4～9)。布线(W1、W2、W3)，在分别通过PMISFET(1、2、3)，经过充电用电压供给部，与电源端子盘(PST)连接的同时，还分别通过NMISFET(7、8、9)，经过电流取出部，与电流监测用端子盘(41)连接。再使电流监测用端子盘(41)与电流表(45)的探头接触，从而能测量电流(I)。实现了所需的端子盘数量少，而且能将3个以上的导体部件之间的电容(寄生电容)分离开后测量的电容测量电路。

公开(公告)号：CN1308697C

公开(公告)日：2007-04-04

申请号：CN200410003322.8

申请日：2004-01-20

Applicant: 株式会社瑞萨科技 ,  松下电器产业株式会社

Inventor： 国清辰也 ,  渡边哲也 ,  金本俊几 ,  山下恭司

IPC: G01R31/00 ,  H01L21/66

CPC classification number: G01R27/2605

Abstract: 本发明的电容值测定用电路中，PMOS晶体管(MP2)和NMOS晶体管(MN2)的漏极之间的端子(P2)与节点(N1)电连接，在节点(N1)和节点(N2)之间作为测定电容形成部形成了耦合电容(Cc)。节点(N2)经由端子(P2)与NOMS晶体管(MN3)连接到焊盘(58)，在POMS晶体管(MP1)和NMOS晶体管(MN1)的漏极之间的端子(P3)与节点(N3)相连。在节点(N3)上设置基准电容(Cref)作为伪电容。通过电流计(61)与电流计(62)分别测定从电源分别供给节点(N3)与节点(N1)的电流(Ir)与电流(It)，且通过电流计(63)测定从节点(N2)感应的流入接地电平的电流(Im)。从而，得到可将测定目标的电容成分分离后进行测定的CBCM用电路。

公开(公告)号：CN1577843A

公开(公告)日：2005-02-09

申请号：CN200410049016.8

申请日：2004-06-11

Applicant: 松下电器产业株式会社 ,  株式会社瑞萨科技

Inventor： 山下恭司 ,  国清辰也 ,  渡边哲也 ,  金本俊几

IPC: H01L27/00 ,  H01L29/78 ,  G01R31/30 ,  G01R31/316

CPC classification number: G01R31/2884 ,  G01R31/2853

Abstract: 本发明涉及半导体装置。在电容测量电路中，配置PMISFET(1、2、3)和NMISFET(4～9)。布线(W1、W2、W3)，在分别通过PMISFET(1、2、3)，经过充电用电压供给部，与电源端子盘(PST)连接的同时，还分别通过NMISFET(7、8、9)，经过电流取出部，与电流监测用端子盘(41)连接。再使电流监测用端子盘(41)与电流表(45)的探头接触，从而能测量电流(I)。实现了所需的端子盘数量少，而且能将3个以上的导体部件之间的电容(寄生电容)分离开后测量的电容测量电路。

公开(公告)号：CN1517716A

公开(公告)日：2004-08-04

申请号：CN200410003322.8

申请日：2004-01-20

Applicant: 株式会社瑞萨科技 ,  松下电器产业株式会社

Inventor： 国清辰也 ,  渡边哲也 ,  金本俊几 ,  山下恭司

IPC: G01R31/00 ,  H01L21/66

CPC classification number: G01R27/2605

Abstract: 本发明的电容值测定用电路中，PMOS晶体管(MP2)和NMOS晶体管(MN2)的漏极之间的端子(P2)与节点(N1)电连接，在节点(N1)和节点(N2)之间作为测定电容形成部形成了耦合电容(Cc)。节点(N2)经由端子(P2)与NOMS晶体管(MN3)连接到焊盘(58)，在POMS晶体管(MP1)和NMOS晶体管(MN1)的漏极之间的端子(P3)与节点(N3)相连。在节点(N3)上设置基准电容(Cref)作为伪电容。通过电流计(61)与电流计(62)分别测定从电源分别供给节点(N3)与节点(N1)的电流(Ir)与电流(It)，且通过电流计(63)测定从节点(N2)感应的流入接地电平的电流(Im)。从而，得到可将测定目标的电容成分分离后进行测定的CBCM用电路。

公开(公告)号：CN100458968C

公开(公告)日：2009-02-04

申请号：CN200410064300.2

申请日：2001-11-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也 ,  永久克己 ,  前田茂伸

IPC: G11C11/16 ,  G11C7/00

CPC classification number: B82Y10/00 ,  G11C11/15 ,  G11C11/16 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/01019 ,  H01L2924/01021 ,  H01L2924/01025 ,  H01L2924/01039 ,  H01L2924/01057 ,  H01L2924/01068 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供了一种磁存储装置，配备具有多个存储器单元阵列、跨过所述多个存储器单元阵列的多个主字线、对应于所述多个存储器单元阵列的每一个配置的多个存储器单元阵列选择线的至少一个存储器单元阵列组，该存储器单元阵列由多个存储器单元构成，该存储器单元包括非接触地交叉、构成矩阵的多个位线和多个字线以及分别配置在所述多个位线和所述多个字线的交叉部上的至少一个磁隧道结，所述多个字线分别连接于分别设置在所述多个主字线和所述多个存储器单元阵列选择线的交叉部上的第一组合逻辑门的输出，所述第一组合逻辑门的输入连接于处于交叉状态的所述多个主字线之一与所述多个存储器单元阵列选择线之一。

公开(公告)号：CN1577774A

公开(公告)日：2005-02-09

申请号：CN200410068577.2

申请日：2001-11-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/26506 ,  H01L21/2658 ,  H01L21/28035 ,  H01L21/28061 ,  H01L29/41783 ,  H01L29/4925 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628

Abstract: 本发明栅极一种半导体装置的制造方法。本发明的课题在于得到能适当地抑制因掺杂剂的穿透引起的阈值电压的变动的半导体装置的制造方法。本发明的半导体装置的制造方法，其特征在于具备：(a)准备半导体衬底的工序；(b)在上述半导体衬底的主表面内有选择地形成元件隔离绝缘膜的工序；(c)在由上述元件隔离绝缘膜规定的元件形成区内、在上述半导体衬底的上述主表面上经栅绝缘膜有选择地形成栅电极的工序；(d)在上述半导体衬底内导入氢离子或氘离子的工序；(e)在上述元件形成区内、在上述半导体衬底的上述主表面内夹住上述栅电极形成成对的源、漏区的工序；以及(f)在上述源、漏区上形成金属－半导体化合物层的工序。

公开(公告)号：CN1162904C

公开(公告)日：2004-08-18

申请号：CN99103387.6

申请日：1999-02-05

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L23/12 ,  H01L23/50 ,  H01L23/28 ,  H01L23/36 ,  H01L21/60

CPC classification number: H01L23/49827 ,  H01L23/3114 ,  H01L23/49816 ,  H01L2223/6622 ,  H01L2224/14515 ,  H01L2224/16 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/3025 ,  H05K1/0218 ,  H05K3/3436

Abstract: 利用应力缓冲膜把半导体芯片叠置在绝缘基板上，同时(a)在由于热膨账产生的应力密度最高区域的芯片周围部分连接应力缓冲膜，在绝缘基板的周围部分设置遮蔽用电极，则减少了芯片和信号用电极的分担应力。(b)在芯片周围连接遮蔽层应力缓冲膜。或对于绝缘基板上的每个信号用电极，设置同轴状筒形遮蔽层阵列。(c)制造装配散热片的封壳。(d)绝缘基板，密封材料，封壳等构件任何一个构件，由包含重氢的树脂构成。

公开(公告)号：CN1157794C

公开(公告)日：2004-07-14

申请号：CN00130631.6

申请日：2000-10-08

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L29/78609 ,  H01L29/78621

Abstract: 本发明的目的在于，通过在SOI结构的半导体装置中抑制经局部STI结构的隔离绝缘膜邻接的晶体管之间发生的漏电流，来得到提高了隔离特性和耐压的半导体装置及其制造方法。其解决方法是，在由半导体衬底1、埋入氧化膜2和半导体层3构成的SOI结构的半导体衬底1与埋入氧化膜2相接的表面上形成杂质层12。

公开(公告)号：CN1153299C

公开(公告)日：2004-06-09

申请号：CN00135335.7

申请日：2000-12-04

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/12 ,  H01L21/76 ,  H01L29/78

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76283 ,  H01L27/1203

Abstract: 可得到既能固定沟道形成区的电位又能实现漏泄电流的抑制等的使用了SOI衬底的半导体装置SOI衬底(14)被FTI(26)隔离为PMOS形成区和NMOS形成区。从硅层(17)的上表面到达BOX层(16)的上表面形成了FTI(26)。在硅衬底(14)的上表面内有选择地形成了体接触区(9)。体接触区(9)与沟道形成区(4p)被PTI(31)互相隔离。在PTI(31)的底面与BOX层(16)的上表面之间的硅层(14)内形成了N+型的沟道中止层(30)。由此，体接触区(9)与沟道形成区(4p)经沟道中止层(30)互相导电性地连接。