公开(公告)号：CN100347559C

公开(公告)日：2007-11-07

申请号：CN200410049016.8

申请日：2004-06-11

Applicant: 松下电器产业株式会社 ,  株式会社瑞萨科技

Inventor： 山下恭司 ,  国清辰也 ,  渡边哲也 ,  金本俊几

IPC: G01R31/28 ,  G01R27/26 ,  H01L27/00 ,  H01L29/78

CPC classification number: G01R31/2884 ,  G01R31/2853

Abstract: 一种具有电容测量电路的半导体装置。在电容测量电路中，配置PMISFET(1、2、3)和NMISFET(4～9)。布线(W1、W2、W3)，在分别通过PMISFET(1、2、3)，经过充电用电压供给部，与电源端子盘(PST)连接的同时，还分别通过NMISFET(7、8、9)，经过电流取出部，与电流监测用端子盘(41)连接。再使电流监测用端子盘(41)与电流表(45)的探头接触，从而能测量电流(I)。实现了所需的端子盘数量少，而且能将3个以上的导体部件之间的电容(寄生电容)分离开后测量的电容测量电路。

公开(公告)号：CN1308697C

公开(公告)日：2007-04-04

申请号：CN200410003322.8

申请日：2004-01-20

Applicant: 株式会社瑞萨科技 ,  松下电器产业株式会社

Inventor： 国清辰也 ,  渡边哲也 ,  金本俊几 ,  山下恭司

IPC: G01R31/00 ,  H01L21/66

CPC classification number: G01R27/2605

Abstract: 本发明的电容值测定用电路中，PMOS晶体管(MP2)和NMOS晶体管(MN2)的漏极之间的端子(P2)与节点(N1)电连接，在节点(N1)和节点(N2)之间作为测定电容形成部形成了耦合电容(Cc)。节点(N2)经由端子(P2)与NOMS晶体管(MN3)连接到焊盘(58)，在POMS晶体管(MP1)和NMOS晶体管(MN1)的漏极之间的端子(P3)与节点(N3)相连。在节点(N3)上设置基准电容(Cref)作为伪电容。通过电流计(61)与电流计(62)分别测定从电源分别供给节点(N3)与节点(N1)的电流(Ir)与电流(It)，且通过电流计(63)测定从节点(N2)感应的流入接地电平的电流(Im)。从而，得到可将测定目标的电容成分分离后进行测定的CBCM用电路。

公开(公告)号：CN1577843A

公开(公告)日：2005-02-09

申请号：CN200410049016.8

申请日：2004-06-11

Applicant: 松下电器产业株式会社 ,  株式会社瑞萨科技

Inventor： 山下恭司 ,  国清辰也 ,  渡边哲也 ,  金本俊几

IPC: H01L27/00 ,  H01L29/78 ,  G01R31/30 ,  G01R31/316

CPC classification number: G01R31/2884 ,  G01R31/2853

Abstract: 本发明涉及半导体装置。在电容测量电路中，配置PMISFET(1、2、3)和NMISFET(4～9)。布线(W1、W2、W3)，在分别通过PMISFET(1、2、3)，经过充电用电压供给部，与电源端子盘(PST)连接的同时，还分别通过NMISFET(7、8、9)，经过电流取出部，与电流监测用端子盘(41)连接。再使电流监测用端子盘(41)与电流表(45)的探头接触，从而能测量电流(I)。实现了所需的端子盘数量少，而且能将3个以上的导体部件之间的电容(寄生电容)分离开后测量的电容测量电路。

公开(公告)号：CN1517716A

公开(公告)日：2004-08-04

申请号：CN200410003322.8

申请日：2004-01-20

Applicant: 株式会社瑞萨科技 ,  松下电器产业株式会社

Inventor： 国清辰也 ,  渡边哲也 ,  金本俊几 ,  山下恭司

IPC: G01R31/00 ,  H01L21/66

CPC classification number: G01R27/2605

Abstract: 本发明的电容值测定用电路中，PMOS晶体管(MP2)和NMOS晶体管(MN2)的漏极之间的端子(P2)与节点(N1)电连接，在节点(N1)和节点(N2)之间作为测定电容形成部形成了耦合电容(Cc)。节点(N2)经由端子(P2)与NOMS晶体管(MN3)连接到焊盘(58)，在POMS晶体管(MP1)和NMOS晶体管(MN1)的漏极之间的端子(P3)与节点(N3)相连。在节点(N3)上设置基准电容(Cref)作为伪电容。通过电流计(61)与电流计(62)分别测定从电源分别供给节点(N3)与节点(N1)的电流(Ir)与电流(It)，且通过电流计(63)测定从节点(N2)感应的流入接地电平的电流(Im)。从而，得到可将测定目标的电容成分分离后进行测定的CBCM用电路。

公开(公告)号：CN1725491A

公开(公告)日：2006-01-25

申请号：CN200510085984.9

申请日：2005-07-20

Applicant: 松下电器产业株式会社

Inventor： 生驹大策 ,  柁谷敦宏 ,  大谷一弘 ,  山下恭司

IPC: H01L27/04 ,  H01L21/82 ,  H01L21/768

CPC classification number: H01L21/76895 ,  H01L21/823475 ,  H01L27/0207

Abstract: 提供一种抑制由光邻近效应引起的晶体管的栅极长度不均匀的半导体装置。本发明的半导体装置，横跨P型扩散区域、N型扩散区域以及元素分离区域形成，备有：具有位于扩散区域上的栅极电极单元(G21a～G21c)和位于元素分离区域上的栅极布线单元(G22a～G22c)的多个栅极多晶硅膜(G20a～G20c)。并且，贯通层间绝缘膜，设有连接在栅极布线单元(G22a～G22c)的栅极触点(C23a～C23c)，连接在各栅极触点(C23a～C23c)的布线(M21)。栅极触点(C23a～C23c)的直径R比栅极多晶硅膜(G20)的栅极长度L大。

公开(公告)号：CN1983600A

公开(公告)日：2007-06-20

申请号：CN200610170051.4

申请日：2006-12-15

Applicant: 松下电器产业株式会社

Inventor： 关户真策 ,  山下恭司 ,  大谷一弘 ,  佐原康之 ,  生驹大策

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L27/0207 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/41758

Abstract: 本发明提供一种将距晶体管的阱端的距离考虑在内的半导体电路装置的设计方法。具有N阱(112)和P阱(113)的单元中，将从N阱(112)内的接触用N型区域(106)的中心线(121)到N阱端(101’)的距离SP04，设定成晶体管不受抗蚀剂影响的距离。从势阱边界(101)到接触用N型区域(106)的中心线(121)的距离等于SP04。P阱113上，也采取与N阱112相同的设计。由此，单元内的晶体管，可实现考虑来自一个方向的抗蚀剂的影响的建模。此外，通过作成满足上述条件的单元阵列，可以提高设计精度。

公开(公告)号：CN1462068A

公开(公告)日：2003-12-17

申请号：CN03138118.9

申请日：2003-05-27

Applicant: 松下电器产业株式会社 ,  三菱电机株式会社

Inventor： 山下恭司 ,  海本博之 ,  小林睦 ,  大谷一弘 ,  国清辰也 ,  永久克己

IPC: H01L21/66 ,  H01L27/04 ,  H01L29/78

CPC classification number: G01R31/275 ,  G01R31/312

Abstract: 一种半导体装置和电容测量方法，CBCM测量装置具有：PMIS晶体管(11)和(12)、NMIS晶体管(13)和(14)、与第一节点(N1)相连的参照用第一导体部(15)、在与参照用第一导体部之间构成虚设电容的参照用第二导体部(17)、与第二节点相连的测试用第一导体部、与测试用第一导体部之间构成测试电容的第二导体部(18)。通过控制电压(V1、V2)，控制各晶体管的导通和截止，从流过第一、第二节点的电流测量测试电容器中的目标电容器的电容。通过增大虚设电容，使电容测量精度提高。提供电容的测量精度高的半导体装置或电容的测量方法。

公开(公告)号：CN100539144C

公开(公告)日：2009-09-09

申请号：CN200510085984.9

申请日：2005-07-20

Applicant: 松下电器产业株式会社

Inventor： 生驹大策 ,  柁谷敦宏 ,  大谷一弘 ,  山下恭司

IPC: H01L27/04 ,  H01L21/82 ,  H01L21/768

CPC classification number: H01L21/76895 ,  H01L21/823475 ,  H01L27/0207

Abstract: 提供一种抑制由光邻近效应引起的晶体管的栅极长度不均匀的半导体装置。本发明的半导体装置，横跨P型扩散区域、N型扩散区域以及元素分离区域形成，备有：具有位于扩散区域上的栅极电极单元(G21a～G21c)和位于元素分离区域上的栅极布线单元(G22a～G22c)的多个栅极多晶硅膜(G20a～G20c)。并且，贯通层间绝缘膜，设有连接在栅极布线单元(G22a～G22c)的栅极触点(C23a～C23c)，连接在各栅极触点(C23a～C23c)的布线(M21)。栅极触点(C23a～C23c)的直径R比栅极多晶硅膜(G20)的栅极长度L大。

公开(公告)号：CN101207127A

公开(公告)日：2008-06-25

申请号：CN200710193325.6

申请日：2007-12-03

Applicant: 松下电器产业株式会社

Inventor： 渡边慎治 ,  生驹大策 ,  山下恭司 ,  大谷一弘

IPC: H01L27/092

CPC classification number: H01L27/0207 ,  H01L21/82385 ,  H01L21/823892 ,  H01L27/0922

Abstract: 本发明的集成电路，包括：第一导电型的第一阱；在栅极长度方向延伸的阱边界中与第一阱相接的第二导电型的第二阱；具有设置在所述第一阱内的第二导电型的第一活性区的第一晶体管；设置在所述第一阱内，具有与第一活性区在栅极宽度方向的长度不同的第二导电型的第二活性区的第二晶体管。第一活性区的栅极宽度方向的中心位置以阱边界为基准，与第二活性区的栅极宽度方向的中心位置一致。从而提供了一种能高精度且高效率进行模拟的半导体集成电路。