公开(公告)号：CN101165918A

公开(公告)日：2008-04-23

申请号：CN200710111847.7

申请日：2007-06-15

Applicant: 松下电器产业株式会社

Inventor： 田村畅征 ,  铃木健 ,  大谷一弘

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L29/7843 ,  Y10S438/938

Abstract: 本发明涉及一种防止MIS晶体管驱动能力下降的在栅极电极上设置了应力绝缘膜的半导体装置及其制造方法。在具有形成在半导体衬底(100)的第一活性区域(100b)上的第一MIS晶体管的半导体装置中，第一MIS晶体管包括：形成在上述第一活性区域上的第一栅极绝缘膜(103b)、形成在上述第一栅极绝缘膜上的第一栅极电极(104b)、形成在上述第一栅极电极的上表面及栅极长度方向的侧面上并沿栅极长度方向对第一MIS晶体管的沟道施加第一应力的第一应力绝缘膜(111b)、形成在上述第一栅极电极的栅极宽度方向的侧面上的第一基层绝缘膜(112)；在上述第一栅极电极的栅极宽度方向的侧面上没有形成上述第一应力绝缘膜。

公开(公告)号：CN101165918B

公开(公告)日：2011-04-27

申请号：CN200710111847.7

申请日：2007-06-15

Applicant: 松下电器产业株式会社

Inventor： 田村畅征 ,  铃木健 ,  大谷一弘

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L29/7843 ,  Y10S438/938

Abstract: 本发明涉及一种防止MIS晶体管驱动能力下降的在栅极电极上设置了应力绝缘膜的半导体装置及其制造方法。在具有形成在半导体衬底(100)的第一活性区域(100b)上的第一MIS晶体管的半导体装置中，第一MIS晶体管包括：形成在上述第一活性区域上的第一栅极绝缘膜(103b)、形成在上述第一栅极绝缘膜上的第一栅极电极(104b)、形成在上述第一栅极电极的上表面及栅极长度方向的侧面上并沿栅极长度方向对第一MIS晶体管的沟道施加第一应力的第一应力绝缘膜(111b)、形成在上述第一栅极电极的栅极宽度方向的侧面上的第一基层绝缘膜(112)；在上述第一栅极电极的栅极宽度方向的侧面上没有形成上述第一应力绝缘膜。

公开(公告)号：CN1725491A

公开(公告)日：2006-01-25

申请号：CN200510085984.9

申请日：2005-07-20

Applicant: 松下电器产业株式会社

Inventor： 生驹大策 ,  柁谷敦宏 ,  大谷一弘 ,  山下恭司

IPC: H01L27/04 ,  H01L21/82 ,  H01L21/768

CPC classification number: H01L21/76895 ,  H01L21/823475 ,  H01L27/0207

Abstract: 提供一种抑制由光邻近效应引起的晶体管的栅极长度不均匀的半导体装置。本发明的半导体装置，横跨P型扩散区域、N型扩散区域以及元素分离区域形成，备有：具有位于扩散区域上的栅极电极单元(G21a～G21c)和位于元素分离区域上的栅极布线单元(G22a～G22c)的多个栅极多晶硅膜(G20a～G20c)。并且，贯通层间绝缘膜，设有连接在栅极布线单元(G22a～G22c)的栅极触点(C23a～C23c)，连接在各栅极触点(C23a～C23c)的布线(M21)。栅极触点(C23a～C23c)的直径R比栅极多晶硅膜(G20)的栅极长度L大。

公开(公告)号：CN1519936A

公开(公告)日：2004-08-11

申请号：CN200410005325.5

申请日：2004-02-05

Applicant: 松下电器产业株式会社

Inventor： 佐原康之 ,  大谷一弘 ,  中田和久 ,  关户真策

IPC: H01L27/02 ,  H01L27/118 ,  H01L21/82

CPC classification number: G06F17/5045 ,  H01L27/0207

Abstract: 一种半导体电路装置及其电路仿真方法，在半导体电路装置的N阱(2)中设置由沟槽分离(Ris)包围的PMIS用活性区域(Rtp)，而在P阱(3)中设置由沟槽分离(Ris)包围的NMIS用活性区域(Rtn)。在各活性区域(Rtp、Rtn)中，分别设置有P沟道型或者N沟道型的栅极(7、9)。NMIS用活性区域(Rtn)和PMIS用活性区域(Rtp)之间在Y方向上的间隔(Dpn)按照实质上为一定值进行布局。这样，从沟槽分离(Ris)施加到栅极下方的沟道区域的沟槽分离应力，对各晶体管被均等化，从而提高了电路仿真的精度。

公开(公告)号：CN100539144C

公开(公告)日：2009-09-09

申请号：CN200510085984.9

申请日：2005-07-20

Applicant: 松下电器产业株式会社

Inventor： 生驹大策 ,  柁谷敦宏 ,  大谷一弘 ,  山下恭司

IPC: H01L27/04 ,  H01L21/82 ,  H01L21/768

CPC classification number: H01L21/76895 ,  H01L21/823475 ,  H01L27/0207

Abstract: 提供一种抑制由光邻近效应引起的晶体管的栅极长度不均匀的半导体装置。本发明的半导体装置，横跨P型扩散区域、N型扩散区域以及元素分离区域形成，备有：具有位于扩散区域上的栅极电极单元(G21a～G21c)和位于元素分离区域上的栅极布线单元(G22a～G22c)的多个栅极多晶硅膜(G20a～G20c)。并且，贯通层间绝缘膜，设有连接在栅极布线单元(G22a～G22c)的栅极触点(C23a～C23c)，连接在各栅极触点(C23a～C23c)的布线(M21)。栅极触点(C23a～C23c)的直径R比栅极多晶硅膜(G20)的栅极长度L大。

公开(公告)号：CN100517933C

公开(公告)日：2009-07-22

申请号：CN99119063.7

申请日：1999-09-13

Applicant: 松下电器产业株式会社

Inventor： 木下雅善 ,  崎山史朗 ,  梶原准 ,  里见胜治 ,  山本裕雄 ,  大谷一弘

IPC: H02M7/00 ,  H02M7/04 ,  H02M7/06

CPC classification number: G05F1/573 ,  G05F1/575 ,  Y10S323/908

Abstract: 本发明涉及一种电源电路，包括：将电流供到输出端(4)的输出晶体管(1)；和控制输出晶体管(1)的电流供给，使得基准电压(REF)和输出电压(OUT)相等的差动放大电路(2)。在差动放大电路(2)的输出级的电流通路上设置作为源随器的抑制用晶体管(11)，它的源电位控制输出晶体管(1)的栅电位。在电源电路启动之前，由动作控制部(15)给电容器(16)充电，而在初始动作时靠电流源(17)使电容器(16)逐渐放电。因此，输出晶体管(1)的栅源极间电压逐渐上升，这样，上述输出晶体管(1)的初始动作时的突入电流的产生可被抑制。

公开(公告)号：CN101207127A

公开(公告)日：2008-06-25

申请号：CN200710193325.6

申请日：2007-12-03

Applicant: 松下电器产业株式会社

Inventor： 渡边慎治 ,  生驹大策 ,  山下恭司 ,  大谷一弘

IPC: H01L27/092

CPC classification number: H01L27/0207 ,  H01L21/82385 ,  H01L21/823892 ,  H01L27/0922

Abstract: 本发明的集成电路，包括：第一导电型的第一阱；在栅极长度方向延伸的阱边界中与第一阱相接的第二导电型的第二阱；具有设置在所述第一阱内的第二导电型的第一活性区的第一晶体管；设置在所述第一阱内，具有与第一活性区在栅极宽度方向的长度不同的第二导电型的第二活性区的第二晶体管。第一活性区的栅极宽度方向的中心位置以阱边界为基准，与第二活性区的栅极宽度方向的中心位置一致。从而提供了一种能高精度且高效率进行模拟的半导体集成电路。

公开(公告)号：CN1249922C

公开(公告)日：2006-04-05

申请号：CN99801450.8

申请日：1999-08-27

Applicant: 松下电器产业株式会社

Inventor： 梶原准 ,  里见胜治 ,  崎山史朗 ,  木下雅善 ,  大谷一弘

IPC: H03K17/16 ,  H03K17/687

CPC classification number: H03K17/164

Abstract: 一种开关稳压器，其中一边保持高变换效率，一边降低开、关时所产生的噪声。设置通态电阻互不相同的多个输出用开关晶体管21～23，在导通动作时，使它们按通态电阻递减的次序导通；在截止动作时，使它们按通态电阻递增的次序截止。这样一来，能够抑制电流在进行开、关时发生急剧的变化，从而降低起因于寄生电感102的di/dt噪声。

公开(公告)号：CN1275261A

公开(公告)日：2000-11-29

申请号：CN99801450.8

申请日：1999-08-27

Applicant: 松下电器产业株式会社

Inventor： 梶原准 ,  里见胜治 ,  崎山史朗 ,  木下雅善 ,  大谷一弘

IPC: H03K17/16 ,  H03K17/687

CPC classification number: H03K17/164

Abstract: 一种开关稳压器,其中一边保持高变换效率,一边降低开、关时所产生的噪声。设置通态电阻互不相同的多个输出用开关晶体管21～23,在导通动作时,使它们按通态电阻递减的次序导通;在截止动作时,使它们按通态电阻递增的次序截止。这样一来,能够抑制电流在进行开、关时发生急剧的变化,从而降低起因于寄生电感102的di/dt噪声。

公开(公告)号：CN1983600A

公开(公告)日：2007-06-20

申请号：CN200610170051.4

申请日：2006-12-15

Applicant: 松下电器产业株式会社

Inventor： 关户真策 ,  山下恭司 ,  大谷一弘 ,  佐原康之 ,  生驹大策

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L27/0207 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/41758

Abstract: 本发明提供一种将距晶体管的阱端的距离考虑在内的半导体电路装置的设计方法。具有N阱(112)和P阱(113)的单元中，将从N阱(112)内的接触用N型区域(106)的中心线(121)到N阱端(101’)的距离SP04，设定成晶体管不受抗蚀剂影响的距离。从势阱边界(101)到接触用N型区域(106)的中心线(121)的距离等于SP04。P阱113上，也采取与N阱112相同的设计。由此，单元内的晶体管，可实现考虑来自一个方向的抗蚀剂的影响的建模。此外，通过作成满足上述条件的单元阵列，可以提高设计精度。