半导体器件
    3.
    发明公开

    公开(公告)号:CN101038934A

    公开(公告)日:2007-09-19

    申请号:CN200710101226.0

    申请日:2004-06-15

    Abstract: 一种具有MISFET的半导体器件,MISFET具备:有源区,其由半导体衬底构成;栅绝缘膜,其形成在上述有源区之上;栅电极,其形成在上述栅绝缘膜之上;源·漏区,其形成在位于上述半导体衬底中上述栅电极的两侧方的区域中;以及内部应力膜,其形成在上述源·漏区之上,在位于上述有源区中上述栅电极下方的沟道区中的栅长方向上产生应力,上述内部应力膜,未形成在上述栅电极的上面上。可提高电子或空穴的迁移率。

    半导体器件及其制造方法

    公开(公告)号:CN1591866A

    公开(公告)日:2005-03-09

    申请号:CN200410057831.9

    申请日:2004-08-18

    Abstract: 本发明提供具备即使在缩短了栅长的情况下也能确保大的电容可变范围的可变电抗器的可变电抗器·CMOS器件混合装载的半导体器件及其制造方法。半导体器件具有可变电抗器区(Va)和晶体管区(Tr)。在可变电抗器用的有效区中,在N阱区(12)中形成了掺了较高浓度的N型杂质而构成的衬底接触用扩散区(13a),而没有形成以往的半导体器件的可变电抗器那样的延伸区(或LDD区)。另一方面,在晶体管区(Tr)中的P阱区(11)中的位于多晶硅栅电极(18)的两侧方的区域中形成了高浓度源·漏区(14a)和延伸区(14b)。确保了较宽的耗尽层的扩大范围,扩大了可变电抗器的电容可变范围。

    半导体装置及其制造方法

    公开(公告)号:CN1494127A

    公开(公告)日:2004-05-05

    申请号:CN03160250.9

    申请日:2003-09-28

    CPC classification number: H01L21/76224 H01L21/823481 H01L29/78

    Abstract: 本发明提供一种可以降低由于结晶缺陷而引起的漏电流的半导体装置及其制造方法。该半导体装置具有在半导体基板(11)的元件形成区域(Re)上设置的MISFET和包围元件形成区域(Re)侧面的沟槽元件分离部(13),从沟槽元件分离部(13)的上方一直延伸到元件形成区域(Re)中沟槽元件分离部(13)相邻部分的上面,设置氧气通过抑制膜(23)。氧气通过抑制膜(23)由氧气难以穿过的氮化硅等构成。由此,半导体基板(11)的元件形成区域(Re)的上缘部就不容易被氧化,因而可以使该上缘部的体积膨胀得到抑制,降低应力。

    半导体器件
    10.
    发明授权

    公开(公告)号:CN100499168C

    公开(公告)日:2009-06-10

    申请号:CN200710101226.0

    申请日:2004-06-15

    Abstract: 一种具有MISFET的半导体器件,MISFET具备:有源区,其由半导体衬底构成;栅绝缘膜,其形成在上述有源区之上;栅电极,其形成在上述栅绝缘膜之上;源·漏区,其形成在位于上述半导体衬底中上述栅电极的两侧方的区域中;以及内部应力膜,其形成在上述源·漏区之上,在位于上述有源区中上述栅电极下方的沟道区中的栅长方向上产生应力,上述内部应力膜,未形成在上述栅电极的上面上。可提高电子或空穴的迁移率。

Patent Agency Ranking