公开(公告)号：CN1231504A

公开(公告)日：1999-10-13

申请号：CN99103534.8

申请日：1999-04-02

Applicant: 日本电气株式会社

Inventor： 小田典明 ,  今井清隆

IPC: H01L21/31

CPC classification number: H01L21/02131 ,  H01L21/022 ,  H01L21/02274 ,  H01L21/02321 ,  H01L21/02351 ,  H01L21/3105 ,  H01L21/31629 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在用SiOF膜作为层间绝缘膜的具有多层金属化结构的半导体器件中,就层间绝缘膜而言,将同一层内布线间隙部分中的SiOF膜(11、16)的氟浓度设置为高于上、下层布线(8、15、15、20)之间SiOF膜(12、17)的氟浓度。

公开(公告)号：CN1227967A

公开(公告)日：1999-09-08

申请号：CN99100526.0

申请日：1999-02-04

Applicant: 日本电气株式会社

Inventor： 小田典明

IPC: H01L21/3205 ,  H01L21/265 ,  H01L21/28

CPC classification number: H01L29/456 ,  H01L21/28518 ,  H01L21/823835

Abstract: 公开了一种半导体器件，其具有：衬底；衬底上的半导体区；直接与所说半导体区接触的接触层的硅化物层：其中硅化物层制成富硅，同时含有使接触电阻极大减小的硅量。还公开了一种制造半导体器件的方法，包括以下步骤：在衬底上选择地形成给定导电类型的半导体区；在半导体区的整个表面上形成Co－Si合金层；在Co－Si合金层的整个表面或部分中掺入Si；在部分Co－Si合金层中形成含Ti层；及对衬底进行热处理，形成含有使接触电阻极大减小的硅量的富硅硅化物层。

公开(公告)号：CN1200564A

公开(公告)日：1998-12-02

申请号：CN98108918.6

申请日：1998-05-22

Applicant: 日本电气株式会社

Inventor： 小田典明

IPC: H01L21/768 ,  H01L21/302 ,  H01L21/306 ,  H01L21/31

CPC classification number: H01L21/0212 ,  H01L21/02129 ,  H01L21/02203 ,  H01L21/02274 ,  H01L21/3127 ,  H01L21/32136 ,  H01L21/76801 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76829

Abstract: 提供一种制造半导体器件的制造方法,所说器件包括层间绝缘膜,层间绝缘膜是形成在半导体衬底上的氧化膜或由BPSG构成的膜。其中,用腐蚀气体选择腐蚀形成在层间绝缘膜上的铝布线层。然后,将通过选择腐蚀所暴露的层间绝缘膜的表面进行表面改造。此后用CVD方法或其它方法形成氟化非晶碳层。根据改造表面的一个方法,在选择腐蚀铝布线层以后,将腐蚀气体改为含CF4的气体,以在层间绝缘膜的表面进行等离子体处理。根据改造表面的另一个方法,在形成氟化非晶碳之前,在层间绝缘膜的表面进行硅离子注入。由于这种改造,可以保持氟化非晶碳与层间绝缘膜之间的粘附性。

公开(公告)号：CN1224239A

公开(公告)日：1999-07-28

申请号：CN99100191.5

申请日：1999-01-18

Applicant: 日本电气株式会社

Inventor： 宇佐美达矢 ,  小田典明

IPC: H01L21/768 ,  H01L21/31 ,  H01L23/52

CPC classification number: H01L21/76801 ,  H01L21/02129 ,  H01L21/02131 ,  H01L21/02134 ,  H01L21/0214 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/02282 ,  H01L21/3124 ,  H01L21/3143 ,  H01L21/31612 ,  H01L21/31625 ,  H01L21/31629 ,  H01L21/76834

Abstract: 一种半导体器件包括形成在半导体衬底(101)上的第一绝缘膜(102)。布线图案(103)部分地形成在第一层间绝缘膜(102)上。形成第二绝缘膜(105)用来覆盖第一绝缘膜(102)和布线图案(103)。第三绝缘膜(106)形成在第二绝缘膜(105)上。在这种情况下,至少第一绝缘膜(102)的上表面部分具有低于第二绝缘膜(105)的水分含量百分比。

公开(公告)号：CN1188991A

公开(公告)日：1998-07-29

申请号：CN98100145.9

申请日：1998-01-20

Applicant: 日本电气株式会社

Inventor： 小田典明

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种半导体器件包括具有一元件区及源极和漏极区的半导体基片,在所述半导体基片的元件区形成的含氮栅介质膜,在栅介质膜上形成的栅极,邻近栅极形成的以便确定其侧壁的第一介质膜,形成的以便于覆盖栅极和第一介质膜的第二介质膜,第二介质膜是掺杂氮的,及为覆盖第二介质膜形成的第三介质膜,第三介质膜是氮化硅构成的,还说明了一种制造此半导体器件的方法。

公开(公告)号：CN1217581A

公开(公告)日：1999-05-26

申请号：CN98124734.2

申请日：1998-11-12

Applicant: 日本电气株式会社

Inventor： 小田典明

IPC: H01L29/78 ,  H01L21/316 ,  H01L21/8234

CPC classification number: H01L21/02129 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/3145 ,  H01L21/31612 ,  H01L21/31625 ,  H01L21/3185 ,  H01L23/564 ,  H01L2924/0002 ,  H01L2924/13091 ,  Y10S257/90 ,  H01L2924/00

Abstract: 本发明通过在具有拉伸应力的由热CVD法所形成的保护氮化膜12上形成具有压缩应力的由等离子CVD法所形成的保护氧化膜13或保护氮化膜18,由此,能够同时实现减少陷阱能级和阻止水分侵入的目的。

公开(公告)号：CN1215913A

公开(公告)日：1999-05-05

申请号：CN98120553.4

申请日：1998-10-22

Applicant: 日本电气株式会社

Inventor： 小田典明

IPC: H01L21/31 ,  H01L21/324 ,  H01L21/3115 ,  H01L21/265

CPC classification number: H01L21/02134 ,  H01L21/02304 ,  H01L21/02321 ,  H01L21/02337 ,  H01L21/02351 ,  H01L21/02362 ,  H01L21/31155 ,  H01L21/3124 ,  H01L21/76801 ,  H01L21/76825 ,  H01L21/76828

Abstract: 这里提供一种制造既使在小线距时也具有小线容的半导体装置的制造方法。所包含的步骤包括在线层上形成包含三氧化二硅氢(HSQ)膜层的绝缘夹层,把氢离子植入HSQ膜层,并且对该半导体装置进行低温退火等。

公开(公告)号：CN1203450A

公开(公告)日：1998-12-30

申请号：CN98109607.7

申请日：1998-06-01

Applicant: 日本电气株式会社

Inventor： 小田典明 ,  松本明

IPC: H01L21/768

CPC classification number: H01L21/022 ,  H01L21/02129 ,  H01L21/02134 ,  H01L21/02282 ,  H01L21/31053 ,  H01L21/3124 ,  H01L21/3144 ,  H01L21/76802 ,  H01L21/76826 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76838 ,  H01L23/5222 ,  H01L23/53295 ,  H01L2924/0002 ,  Y10S257/914 ,  H01L2924/00

Abstract: 提供一种半导体器件,含有衬底、第一布线层、第一氧化膜、介质膜、第一氮层、第二布线层、通孔、和第二氮层。第一布线层形成在衬底上,第一氧化膜形成在第一布线层上。介质膜具有低介电常数,并设置在第一和第二布线层之间。第一氮层含有氮,并形成在第一氧化膜中。穿过介质膜形成通孔,并设置在第一布线层和第二布线层之间,电连接第一布线层和第二布线层。第二氮层含有氮,并形成在通孔的侧壁上。

公开(公告)号：CN1195189A

公开(公告)日：1998-10-07

申请号：CN98106258.X

申请日：1998-01-24

Applicant: 日本电气株式会社

Inventor： 小田典明

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66492 ,  H01L21/26586 ,  H01L21/28518 ,  H01L29/665 ,  H01L29/6659

Abstract: 本发明的目的在于防止硅化钛层与P型杂质层的接触电阻增大、P型MOS晶体管的电流驱动能力降低,在用于形成P型源、漏区域7的第1P型杂质离子注入工序和用于激活的热处理工序之后,包括,第2P型杂质的离子注入工序;用于至少使源、漏区域部位的扩散层非晶化的第3杂质离子注入工序;形成硅化钛9的工序。由此,降低了硅化钛层与P型杂质层的接触电阻,提高了P型MOS晶体管的电流驱动能力。