公开(公告)号：CN109524378B

公开(公告)日：2023-05-23

申请号：CN201711017344.3

申请日：2017-10-26

申请人： 台湾积体电路制造股份有限公司

发明人： 戴志轩 ,  陈志华 ,  蔡豪益 ,  黄育智 ,  刘家宏 ,  郭婷婷

IPC分类号： H01L23/488 ,  H01L21/60

摘要： 本揭露提供一种封装结构及其制造方法。所述封装结构包括管芯、重布线结构、集成扇出型穿孔以及第一连接件。重布线结构与管芯连接且包括多条重布线。集成扇出型穿孔位于管芯侧边且穿过重布线结构。第一连接件与集成扇出型穿孔电性接触，且与管芯电性连接。集成扇出型穿孔与重布线层结构的重布线电性接触。

公开(公告)号：CN110957295B

公开(公告)日：2021-11-09

申请号：CN201910162856.1

申请日：2019-03-05

申请人： 台湾积体电路制造股份有限公司

发明人： 戴志轩 ,  赖季晖 ,  曾英诚 ,  吴邦立 ,  郭婷婷 ,  黄育智 ,  刘家宏 ,  蔡豪益 ,  刘重希 ,  余振华

IPC分类号： H01L23/498 ,  H01L21/48

摘要： 半导体封装件包括半导体器件，该半导体器件包括第一UBM结构，其中第一UBM结构包括：多个第一导电条，第一导电条沿第一方向延伸；多个第二导电条，多个第二导电条与多个第一导电条分离并交错，第二导电条沿第一方向延伸，其中多个第一导电条在第一方向上与多个第二导电条偏移第一偏移距离；以及衬底，包括：第二UBM结构，第二UBM结构包括多个第三导电条，多个第三导电条中的每一个接合到多个第一导电条中的一个或多个第二导电条中的一个。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN110957229A

公开(公告)日：2020-04-03

申请号：CN201910912553.7

申请日：2019-09-25

申请人： 台湾积体电路制造股份有限公司

发明人： 江宗宪 ,  黄育智 ,  郭婷婷 ,  戴志轩 ,  吴邦立 ,  曾英诚 ,  赖季晖 ,  刘家宏 ,  蔡豪益 ,  刘重希 ,  余振华

IPC分类号： H01L21/56 ,  H01L23/31 ,  H01L21/60

摘要： 在实施例中，半导体器件包括：传感器管芯，具有第一表面和与第一表面相对的第二表面，传感器管芯在第一表面处具有输入/输出区域和第一感测区域；密封剂，至少横向地密封传感器管芯；导电通孔，延伸穿过密封剂；以及前侧再分布结构，位于传感器管芯的第一表面上，前侧再分布结构连接至导电通孔和传感器管芯，前侧再分布结构覆盖传感器管芯的输入/输出区域，前侧再分布结构具有暴露传感器管芯的第一感测区域的第一开口。本发明的实施例还提供了一种形成半导体器件的方法。

公开(公告)号：CN109755192A

公开(公告)日：2019-05-14

申请号：CN201811292332.6

申请日：2018-11-01

申请人： 台湾积体电路制造股份有限公司

发明人： 黄育智 ,  赖季晖 ,  吴邦立 ,  曾英诚 ,  郭婷婷 ,  戴志轩 ,  蔡豪益 ,  王垂堂 ,  刘重希 ,  余振华 ,  刘家宏

IPC分类号： H01L23/31 ,  H01L23/528 ,  H01L23/498

摘要： 半导体封装件包括集成无源器件(IPD)，集成无源器件(IPD)包括位于第一衬底上方的一个或多个无源器件；以及位于一个或多个无源器件上方并且电连接至一个或多个无源器件的金属化层，其中，金属化层的最顶部金属化层包括多个第一导电图案；以及与导电图案的多个第一导电图案交错的多个第二导电图案。IPD也包括位于最顶部金属化层上方的第一凸块下金属(UBM)结构，其中，第一UBM结构包括多个第一导电带，多个第一导电带的每个均电连接至多个第一导电图案中的相应的一个；多个第二导电带与多个第一导电带交错，多个第二导电带的每个均电连接至多个第二导电图案中的相应的一个。本发明实施例涉及半导体器件及其形成方法。

公开(公告)号：CN108695242A

公开(公告)日：2018-10-23

申请号：CN201711191306.X

申请日：2017-11-24

申请人： 台湾积体电路制造股份有限公司

发明人： 戴志轩 ,  郭婷婷 ,  黄育智 ,  林志伟 ,  林修任 ,  陈志华 ,  郑明达 ,  谢静华 ,  蔡豪益 ,  刘重希

IPC分类号： H01L21/768

摘要： 一种形成封装结构的方法，包含：设置半导体装置在第一介电层上方，其中第一重分布线在第一介电层中；形成模制化合物在第一介电层上方并与半导体装置的侧壁接触；形成第二介电层在模制化合物及半导体装置上方；形成第一开口在第二介电层、模制化合物及第一介电层中以暴露第一重分布线；以及形成第一导体在第一开口中，其中第一导体电连接至第一重分布线。

公开(公告)号：CN110970387B

公开(公告)日：2021-09-24

申请号：CN201910608348.1

申请日：2019-07-08

申请人： 台湾积体电路制造股份有限公司

发明人： 曾英诚 ,  黄育智 ,  戴志轩 ,  郭婷婷 ,  赖季晖 ,  吴邦立 ,  刘家宏 ,  蔡豪益

IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L27/08 ,  H01L21/48 ,  H01L21/768 ,  H01L21/82

摘要： 半导体器件包括无源电子组件，位于衬底中；以及互连结构，位于无源电子组件上方，互连结构的导电部件电耦合到无源电子组件。互连结构的导电部件包括：第一导线，位于衬底上方；导电凸块，位于第一导线上方，其中，在平面图中，导电凸块具有第一细长形状并且完全设置在第一导线的边界内；以及第一通孔，位于第一导线和导电凸块之间，第一通孔电连接到第一导线和导电凸块，其中，在平面图中，第一通孔具有第二细长形状并且完全设置在导电凸块的边界内。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN110970387A

公开(公告)日：2020-04-07

申请号：CN201910608348.1

申请日：2019-07-08

申请人： 台湾积体电路制造股份有限公司

发明人： 曾英诚 ,  黄育智 ,  戴志轩 ,  郭婷婷 ,  赖季晖 ,  吴邦立 ,  刘家宏 ,  蔡豪益

IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L27/08 ,  H01L21/48 ,  H01L21/768 ,  H01L21/82

摘要： 半导体器件包括无源电子组件，位于衬底中；以及互连结构，位于无源电子组件上方，互连结构的导电部件电耦合到无源电子组件。互连结构的导电部件包括：第一导线，位于衬底上方；导电凸块，位于第一导线上方，其中，在平面图中，导电凸块具有第一细长形状并且完全设置在第一导线的边界内；以及第一通孔，位于第一导线和导电凸块之间，第一通孔电连接到第一导线和导电凸块，其中，在平面图中，第一通孔具有第二细长形状并且完全设置在导电凸块的边界内。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN110957295A

公开(公告)日：2020-04-03

申请号：CN201910162856.1

申请日：2019-03-05

申请人： 台湾积体电路制造股份有限公司

发明人： 戴志轩 ,  赖季晖 ,  曾英诚 ,  吴邦立 ,  郭婷婷 ,  黄育智 ,  刘家宏 ,  蔡豪益 ,  刘重希 ,  余振华

IPC分类号： H01L23/498 ,  H01L21/48

摘要： 半导体封装件包括半导体器件，该半导体器件包括第一UBM结构，其中第一UBM结构包括：多个第一导电条，第一导电条沿第一方向延伸；多个第二导电条，多个第二导电条与多个第一导电条分离并交错，第二导电条沿第一方向延伸，其中多个第一导电条在第一方向上与多个第二导电条偏移第一偏移距离；以及衬底，包括：第二UBM结构，第二UBM结构包括多个第三导电条，多个第三导电条中的每一个接合到多个第一导电条中的一个或多个第二导电条中的一个。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN109755192B

公开(公告)日：2021-01-22

申请号：CN201811292332.6

申请日：2018-11-01

申请人： 台湾积体电路制造股份有限公司

发明人： 黄育智 ,  赖季晖 ,  吴邦立 ,  曾英诚 ,  郭婷婷 ,  戴志轩 ,  蔡豪益 ,  王垂堂 ,  刘重希 ,  余振华 ,  刘家宏

IPC分类号： H01L23/31 ,  H01L23/528 ,  H01L23/498

摘要： 半导体封装件包括集成无源器件(IPD)，集成无源器件(IPD)包括位于第一衬底上方的一个或多个无源器件；以及位于一个或多个无源器件上方并且电连接至一个或多个无源器件的金属化层，其中，金属化层的最顶部金属化层包括多个第一导电图案；以及与导电图案的多个第一导电图案交错的多个第二导电图案。IPD也包括位于最顶部金属化层上方的第一凸块下金属(UBM)结构，其中，第一UBM结构包括多个第一导电带，多个第一导电带的每个均电连接至多个第一导电图案中的相应的一个；多个第二导电带与多个第一导电带交错，多个第二导电带的每个均电连接至多个第二导电图案中的相应的一个。本发明实施例涉及半导体器件及其形成方法。

公开(公告)号：CN116387165A

公开(公告)日：2023-07-04

申请号：CN202310106853.2

申请日：2023-02-09

申请人： 台湾积体电路制造股份有限公司

发明人： 陈建宏 ,  邱诚朴 ,  李建成 ,  郭建利 ,  郭婷婷 ,  黄立贤 ,  庄曜群 ,  何军

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/367

摘要： 本发明的实施里提供了形成管芯封装件的方法，包括：在载体上方形成第一介电层；在第一介电层上方形成第一金属层，第一金属层包括伪焊盘和有源焊盘；在第一金属层上方形成第二介电层；在第二介电层上方形成第二金属层，其中，第一金属层的伪焊盘物理地耦接至第二金属层；在第二金属层上方形成第三介电层；将器件管芯附接在第三介电层上方；在第一介电层中激光钻孔开口以暴露伪焊盘；以及在激光钻孔开口的同时，通过第一金属层和第二金属层之间的金属连接件将来自激光钻孔的热量分散到第二金属层。本发明的实施例还涉及管芯封装件。