公开(公告)号：CN101075590A

公开(公告)日：2007-11-21

申请号：CN200610145947.7

申请日：2006-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈学忠 ,  郑义荣

IPC: H01L23/29 ,  H01L23/373

CPC classification number: H01L23/3121 ,  H01L23/293 ,  H01L23/295 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/00015 ,  H01L2924/01029 ,  H01L2924/013 ,  H01L2924/00013 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明是有关于一种封装元件，至少有一件元件，设置于一基材上。一材料层用来封装元件并且至少覆盖基材的一部分，其中材料层至少包含有邻近于元件的一第一部分和在第一部分之上的一第二部分。第二部分的导热系数高于第一部分的导热系数。本发明的半导体封装元件不但能提供高效率的散热功能，而且能维持其良好的电性功能。

公开(公告)号：CN1670957A

公开(公告)日：2005-09-21

申请号：CN200510055825.4

申请日：2005-03-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  叶俊麟 ,  郑心圃 ,  郑义荣

IPC: H01L27/04 ,  H01L23/52 ,  H01L23/34 ,  H01L21/82 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L23/528 ,  H01L21/76834 ,  H01L21/76837 ,  H01L23/4334 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种于半导体装置中散热的方法及系统。于一实施例中，一种集成电路半导体装置包含一半导体衬底；一个或多个连接于该半导体衬底的冶金层，其中该一个或多个冶金层中的每一个具有：一条或多条导线及在该一条或多条导线间的一个或多个仿结构，并且一个或多个仿结构中的至少二者经连接；以及一个或多个介电层，位于该一个或多个冶金层之间。

公开(公告)号：CN1624883A

公开(公告)日：2005-06-08

申请号：CN200410090926.0

申请日：2004-11-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑义荣 ,  刘人豪 ,  刘正雄 ,  王英郎 ,  林慧祈 ,  邱建明

IPC: H01L21/316 ,  H01L21/768

CPC classification number: H01L21/02126 ,  C23C16/401 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/02362 ,  H01L21/31633 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76819

Abstract: 本发明提供一种掺杂碳的二氧化硅膜的沉积方法，包括下列步骤：首先，提供一基底并将其置于一CVD腔室中，接着，通入氧气、氩气与三甲基硅烷至该腔室，其流量比大体为1∶1.5∶6，且腔室温度大体介于300－ 400℃，形成此低介电常数介电层的沉积速率比过程中不通入氩气要快，且在氧气等离子体存在下介电常数大体为3的介电层其介电常数值仅会有些许增加。此外，可形成具有较高密度、硬度与张力强度的黑钻石层，并可使膜厚均一度在长时间内维持在2％以下，以降低清除微粒的操作次数并提供较低的氟碳等离子体蚀刻速率，改善镶嵌工艺中沟槽深度的控制能力，使形成的内连线具有较低漏电流与较高崩溃电压的特性。

公开(公告)号：CN100468689C

公开(公告)日：2009-03-11

申请号：CN200510000594.7

申请日：2005-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑义荣 ,  王英郎

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76832 ,  H01L21/76807 ,  H01L21/76826

Abstract: 本发明提供了一种形成复合阻障层的方法，其中该复合阻障层可在镶嵌工艺中作为蚀刻终止，其为：于基材上在化学气相沉积工艺反应室中沉积碳化硅层，接下来沉积氮化硅层，藉以完成复合阻障层；碳化硅层对基材中的铜层显现出极佳的附着能力，且形成碳化硅层时利用避免产生反应性硅离子(Si4+)的方式，因此可防止硅化铜(CuSix)生成；氮化硅层的厚度足够来提供对金属离子较优异的阻障能力，但应愈薄愈好，以降低复合阻障层的介电常数；复合阻障层提供对铜层极佳的抵抗，而可制作成较传统氮化硅阻障层为低的漏电流。

公开(公告)号：CN100388494C

公开(公告)日：2008-05-14

申请号：CN200510055825.4

申请日：2005-03-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  叶俊麟 ,  郑心圃 ,  郑义荣

IPC: H01L27/04 ,  H01L23/52 ,  H01L23/34 ,  H01L21/82 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L23/528 ,  H01L21/76834 ,  H01L21/76837 ,  H01L23/4334 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种于半导体装置中散热的方法及系统。于一实施例中，一种集成电路半导体装置包含一半导体衬底；一个或多个连接于该半导体衬底的冶金层，其中该一个或多个冶金层中的每一个具有：一条或多条导线及在该一条或多条导线间的一个或多个仿结构，并且一个或多个仿结构中的至少二者经连接；以及一个或多个介电层，位于该一个或多个冶金层之间。

公开(公告)号：CN101383308A

公开(公告)日：2009-03-11

申请号：CN200810211802.1

申请日：2008-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建宏 ,  彭锦权 ,  李守忠 ,  王建荣 ,  蔡建世 ,  林碧玲 ,  郑义荣

IPC: H01L21/66 ,  H01L23/544

CPC classification number: G01R31/2858 ,  G01R31/2853 ,  G01R31/2884 ,  H01L22/14 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种测量互连特性的方法。此方法包含下列步骤：提供多个互连测试图案。在多个互连测试图案平行连接处形成垫。在多个互连测试图案中的至少一个与垫之间形成至少一个电阻。通过施加电流、电压、和/或机构应力至此垫以测量所述多个互连测试图案的特性。

公开(公告)号：CN100353522C

公开(公告)日：2007-12-05

申请号：CN200510075212.7

申请日：2005-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林慧祈 ,  郑义荣 ,  王昭雄

IPC: H01L21/768 ,  H01L21/31 ,  H01L21/82 ,  H01L23/52

CPC classification number: H01L21/76802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种增强表面附着性及故障模式分析的新式元件结构，提供一具有半导体元件形成其中与其上的基材，此半导体元件的结构包含了介电常数小于4.5的介电层，此介电层之内又再包含有镶嵌着导体层的孔洞。其中在介电层与导体之间的介电材料具有一粗糙度，此介电层的粗糙度除以导体层下的阻障层厚度后会得到0～1的值。在进行故障模式分析之前，为了故障模式分析的进行，会利用光学检验(opticalexamination)或扫描式电子显微镜(Scanning Electron Microscope，SEM)等方式，先将此集成电路结构中的低介电常数材料移除，并暴露出导体层。

公开(公告)号：CN1761051A

公开(公告)日：2006-04-19

申请号：CN200510068002.5

申请日：2005-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈学忠 ,  郑义荣

IPC: H01L23/12 ,  H01L23/50 ,  H01L23/29 ,  H01L21/56

CPC classification number: H01L23/3135 ,  H01L23/3121 ,  H01L23/367 ,  H01L24/48 ,  H01L2224/451 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/0102 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 本发明涉及一种集成电路封装体及其制造方法，所述集成电路的封装体，其具有凹面的封胶体，以防止元件分层，并增加热传输效率。一聚合物为基础材料的封胶体密封一半导体元件和一接合线，且一空穴结构是借由印刷、激光钻孔、微影、干蚀刻、晶片切割或其它表面图形化技术，形成在封胶体的表面。本发明所述集成电路封装体及其制造方法，可防止元件分层和增加热传输效率，且可抵消含凹面的封胶体和半导体元件之间CTE不同的影响。

公开(公告)号：CN1722404A

公开(公告)日：2006-01-18

申请号：CN200510075212.7

申请日：2005-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林慧祈 ,  郑义荣 ,  王昭雄

IPC: H01L21/768 ,  H01L21/31 ,  H01L21/82 ,  H01L23/52

CPC classification number: H01L21/76802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种增强表面附着性及故障模式分析的新式元件结构，提供一具有半导体元件形成其中与其上的基材，此半导体元件的结构包含了介电常数小于4.5的介电层，此介电层之内又再包含有镶嵌着导体层的孔洞。其中在介电层与导体之间的介电材料具有一粗糙度，此介电层的粗糙度除以导体层下的阻障层厚度后会得到0～1的值。在进行故障模式分析之前，为了故障模式分析的进行，会利用光学检验(optical examin ation)或扫描式电子显微镜(Scanning Electron Microscope，SEM)等方式，先将此集成电路结构中的低介电常数材料移除，并暴露出导体层。

公开(公告)号：CN1638091A

公开(公告)日：2005-07-13

申请号：CN200510000594.7

申请日：2005-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑义荣 ,  王英郎

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76832 ,  H01L21/76807 ,  H01L21/76826

Abstract: 本发明提供了一种形成复合阻障层的方法，其中该复合阻障层可在镶嵌工艺中作为蚀刻终止，其为：于基材上在化学气相沉积工艺反应室中沉积碳化硅层，接下来沉积氮化硅层，藉以完成复合阻障层；碳化硅层对基材中的铜层显现出极佳的附着能力，且形成碳化硅层时利用避免产生反应性硅离子(Si4+)的方式，因此可防止硅化铜(CuSix)生成；氮化硅层的厚度足够来提供对金属离子较优异的阻障能力，但应愈薄愈好，以降低复合阻障层的介电常数；复合阻障层提供对铜层极佳的抵抗，而可制作成较传统氮化硅阻障层为低的漏电流。