半导体器件和方法
    2.
    发明公开

    公开(公告)号:CN114078845A

    公开(公告)日:2022-02-22

    申请号:CN202110476181.5

    申请日:2021-04-29

    Abstract: 本公开涉及半导体器件和方法。公开了具有改进的栅极电极结构的半导体器件及其形成方法。在实施例中,一种半导体器件,包括:位于半导体衬底之上的栅极结构,栅极结构包括:高k电介质层;位于高k电介质层之上的n型功函数层;位于n型功函数层之上的抗反应层,抗反应层包括电介质材料;位于抗反应层之上的p型功函数层,p型功函数层覆盖抗反应层的顶表面;以及位于p型功函数层之上的导电帽盖层。

    多栅极器件的栅极结构
    3.
    发明公开

    公开(公告)号:CN116598346A

    公开(公告)日:2023-08-15

    申请号:CN202210722668.1

    申请日:2022-06-24

    Abstract: 本公开涉及多栅极器件的栅极结构。根据本公开的方法包括提供衬底,该衬底包括围绕在有源区域之上的虚设栅极堆叠和沿着虚设栅极堆叠的侧壁延伸的间隔件层,选择性地去除虚设栅极堆叠以形成暴露有源区域的栅极沟槽,在有源区域之上沉积栅极电介质层,在栅极电介质层之上沉积至少一个功函数层,在至少一个功函数层之上沉积钨层,以及在钨层之上沉积氮化钨层。

    半导体装置及其制造方法
    5.
    发明公开

    公开(公告)号:CN114792723A

    公开(公告)日:2022-07-26

    申请号:CN202210049817.2

    申请日:2022-01-17

    Abstract: 本公开提供一种半导体装置及其制造方法。半导体装置包括垂直堆叠的多个第一通道构件、垂直堆叠的多个第二通道构件、包裹环绕多个第一通道构件的每一者的n型功函数层、位于n型功函数层上方并包裹环绕多个第一通道构件的每一者的第一p型功函数层、包裹环绕多个第二通道构件的每一者的第二p型功函数层、位于第二p型功函数层上方并包裹环绕多个第二通道构件的每一者的第三p型功函数层、以及位于第一p型功函数层的顶部表面与第三p型功函数层的顶部表面上方的栅极覆盖层,使得栅极覆盖层电性耦接第一p型功函数层与第三p型功函数层。

    半导体装置
    7.
    实用新型

    公开(公告)号:CN218939687U

    公开(公告)日:2023-04-28

    申请号:CN202221734148.4

    申请日:2022-07-05

    Abstract: 本公开实施例提供一种半导体装置。半导体装置包括有源区。设置于有源区上方的金属栅极电极。设置于金属栅极电极上方的导电层。设置于导电层的第一部分上方的含硅层。设置于导电层的第二部分上方的介电层。垂直地延伸穿过含硅层的栅极通孔。栅极通孔设置于金属栅极电极上方,并且电性耦接至金属栅极电极。

    半导体装置
    8.
    实用新型

    公开(公告)号:CN218241856U

    公开(公告)日:2023-01-06

    申请号:CN202221763038.0

    申请日:2022-07-08

    Abstract: 一种半导体装置,包括栅极结构。栅极结构包括栅极介电层,n型功函数层埋置于栅极介电层中,介电盖层埋置于n型功函数层中,以及p型功函数层埋置于介电盖层中。栅极结构的上表面露出n型功函数层的上表面、介电盖层的上表面、与p型功函数层的上表面。半导体结构亦包括第一金属盖位于n型功函数层上,以及第二金属盖位于该p型功函数层上。第一金属盖与第二金属盖分开且不形成于介电盖层上。

    半导体结构
    9.
    实用新型

    公开(公告)号:CN218004868U

    公开(公告)日:2022-12-09

    申请号:CN202221720751.7

    申请日:2022-07-04

    Abstract: 一种半导体结构,包括从基板突出的半导体鳍;栅极结构,与半导体鳍接合。半导体结构还包括层间电介质(ILD)层,设置在基板上方并相邻栅极结构,其中栅极结构的顶面低于层间介电层的顶面;第一金属层,直接接触栅极结构的顶面;第二金属层设置在第一金属层上方,其中第一金属层设置在第二金属层的底面和侧壁表面上,其中第二金属层的底面具有凹形轮廓,且其中第二金属层在成分上不同于第一金属层;以及栅极接触,设置在第二金属层上方。

    半导体装置
    10.
    实用新型

    公开(公告)号:CN218004863U

    公开(公告)日:2022-12-09

    申请号:CN202221747365.7

    申请日:2022-07-06

    Abstract: 半导体装置包括纳米结构的堆叠,其在第一水平方向上各自延伸。上述堆叠在垂直方向上各自延伸且在第二水平方向上彼此分隔。第一栅极设置于堆叠的第一子集合上。第二栅极设置于堆叠的第二子集合上。第一导电盖层设置于第一栅极的上表面的实质上的整体上。第二导电盖层设置于第二栅极的上表面的实质上的整体上。介电结构在第二水平方向上设置于第一栅极与第二栅极之间。介电结构实体且电性分隔第一栅极与第二栅极。介电结构的上表面实质上不具有设置于其上的第一或第二导电盖层。

Patent Agency Ranking