-
公开(公告)号：CN114464683A
公开(公告)日：2022-05-10
申请号：CN202110307382.2
申请日：2021-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/788 , H01L21/336 , H01L21/306
Abstract: 一种半导体元件及其制造方法，在一些实施方式中，一或多个半导体处理机台可形成三层堆叠多晶硅结构于半导体元件的基材上。此一或多个半导体处理机台可形成一或多个多晶硅基元件于半导体元件的基材上，其中三层堆叠多晶硅结构具有第一高度，第一高度大于一或多个多晶硅基元件的一或多个第二高度。此一或多个半导体处理机台可对半导体元件进行化学机械研磨(CMP)操作，其中进行化学机械研磨操作包含使用三层堆叠多晶硅结构作为化学机械研磨操作的终止层。
-
公开(公告)号：CN115528099A
公开(公告)日：2022-12-27
申请号：CN202211046548.0
申请日：2022-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本公开所述的一些实施方式提供一种半导体结构及其制造方法。半导体结构包括耦合至半导体结构的基板的第一端点。第一端点包括形成在基板上的穿隧层、形成在穿隧层上的第一导电结构和形成在第一导电结构的顶表面和第一弯曲侧表面上的介电质结构。半导体结构包括耦合至基板的第二端点。第二端点包括形成在隔离结构上的第二导电结构。第二导电结构具有第二弯曲侧表面，以及介电质结构设置在第一弯曲侧表面和第二弯曲侧表面之间。
-
公开(公告)号：CN113053934A
公开(公告)日：2021-06-29
申请号：CN202110026097.3
申请日：2021-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 揭示一种影像感测器装置及其形成方法。装置包括设置在半导体层的第一表面上方的多个像素。装置包括设置在第一表面上方的装置层。装置包括设置在装置层上方的多个金属化层。金属化层中的一者包括至少一个导电结构，金属化层中的此者比金属化层的其他者更接近第一表面。装置包括设置在半导体层的第二表面上方的氧化物层，第二表面与第一表面相对，氧化物层亦内衬于凹部，凹部延伸穿过半导体层。装置包括设置在凹部的多个内侧壁与氧化物层之间的间隔层。装置包括衬垫结构，衬垫结构延伸穿过氧化物层及装置层以与至少一个导电结构实体接触。
-
公开(公告)号：CN113053902B
公开(公告)日：2025-04-08
申请号：CN202110177332.7
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种快闪记忆体装置、其形成方法和快闪记忆体单元阵列，快闪记忆体装置包括在具有第一导电类型掺杂的基板半导体层内形成的浮动栅极电极、在基板半导体层内形成并由浮动栅极电极横向隔开的具有第二导电类型掺杂的一对主动区、在基板半导体层内形成并从浮动栅极电极横向偏离的抹除栅极电极，以及覆盖浮动栅极电极的控制栅极电极。浮动栅极电极可在基板半导体层的第一开口中形成，并且抹除栅极电极可在基板半导体层的第二开口中形成。快闪记忆体装置的多个示例可配置成快闪记忆体单元的二维阵列。
-
公开(公告)号：CN113053902A
公开(公告)日：2021-06-29
申请号：CN202110177332.7
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11519 , H01L27/11521 , H01L27/11565 , H01L27/11568
Abstract: 一种快闪记忆体装置、其形成方法和快闪记忆体单元阵列，快闪记忆体装置包括在具有第一导电类型掺杂的基板半导体层内形成的浮动栅极电极、在基板半导体层内形成并由浮动栅极电极横向隔开的具有第二导电类型掺杂的一对主动区、在基板半导体层内形成并从浮动栅极电极横向偏离的抹除栅极电极，以及覆盖浮动栅极电极的控制栅极电极。浮动栅极电极可在基板半导体层的第一开口中形成，并且抹除栅极电极可在基板半导体层的第二开口中形成。快闪记忆体装置的多个示例可配置成快闪记忆体单元的二维阵列。
-
Patent Agency Ranking
公开(公告)号：CN113053928B
公开(公告)日：2024-08-16
申请号：CN202010802671.5
申请日：2020-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种制造影像感测装置的方法，包括在半导体层的第一表面上形成介电层，介电层包括金属化层。方法包括形成开口，以暴露一部分介电层。方法包括形成内衬开口的缓冲氧化物层。方法包括根据可图案化层，形成缓冲氧化物层中的凹槽，其中凹槽从缓冲氧化物层第二表面部分延伸。方法包括移除可图案化层。方法包括将凹槽延伸穿透缓冲氧化物层和部分的介电层，以暴露部分的金属化层。方法包括用导电材料填充凹槽，以形成配置为提供电性连接至金属化层的衬垫结构。
-
公开(公告)号：CN115528100A
公开(公告)日：2022-12-27
申请号：CN202211054961.1
申请日：2022-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 本文描述的一些实施方式提供一种半导体结构和其制造方法。半导体结构包括耦合至半导体结构的基板的第一端点，其中第一端点包括形成在基板上的穿隧层的第一部分和形成在穿隧层的第一部分上的第一栅极。半导体结构包括耦合至基板并且邻近于第一端点的第二端点，其中第二端点包括形成在基板上的穿隧层的第二部分、形成在穿隧层的第二部分上的第二栅极和形成在第二栅极的顶表面和侧表面上的介电质结构。半导体结构包括耦合至绝缘结构并且邻近于第二端点的第三端点，其中第三端点包括形成在绝缘结构上的第三栅极。
-
公开(公告)号：CN114464679A
公开(公告)日：2022-05-10
申请号：CN202110303986.X
申请日：2021-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/788 , H01L21/336 , H01L29/423
Abstract: 一种半导体装置及形成半导体装置的方法，在一些实施方式中，一或多个半导体处理工具可沉积第一介电层于半导体装置的基板上。一或多个半导体处理工具可沉积浮动栅极于第一介电层上。一或多个半导体处理工具可沉积第二介电层于浮动栅极上与半导体装置的基板上。一或多个半导体处理工具可沉积第一控制栅极于第二介电层的一第一部分上。一或多个半导体处理工具可沉积第二控制栅极于第二介电层的一第二部分上，其中第二介电层的第三部分位于第一控制栅极与浮动栅极之间以及位于第二控制栅极与浮动栅极之间。
-
公开(公告)号：CN113053928A
公开(公告)日：2021-06-29
申请号：CN202010802671.5
申请日：2020-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种制造影像感测装置的方法，包括在半导体层的第一表面上形成介电层，介电层包括金属化层。方法包括形成开口，以暴露一部分介电层。方法包括形成内衬开口的缓冲氧化物层。方法包括根据可图案化层，形成缓冲氧化物层中的凹槽，其中凹槽从缓冲氧化物层第二表面部分延伸。方法包括移除可图案化层。方法包括将凹槽延伸穿透缓冲氧化物层和部分的介电层，以暴露部分的金属化层。方法包括用导电材料填充凹槽，以形成配置为提供电性连接至金属化层的衬垫结构。
-
公开(公告)号：CN113851366B
公开(公告)日：2024-11-29
申请号：CN202011229741.9
申请日：2020-11-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种感应耦合电浆设备及其操作方法，感应耦合电浆设备包含反应室、线圈以及晶圆基座。反应室具有本体以及介电板体，其中本体以及介电板体定义一空间，其中介电板体具有凹槽，凹槽朝向该空间。线圈设置于该介电板体背向该空间的表面。晶圆基座设置于该空间中。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.033 seconds)
