-
公开(公告)号：CN118099200A
公开(公告)日：2024-05-28
申请号：CN202211487562.4
申请日：2022-11-25
Applicant: 北京大学
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本发明公开了一种阈值电压可控的超薄多桥沟道晶体管及其制备方法。所述超薄多桥沟道晶体管，包括衬底及在衬底上堆叠的多层环栅晶体管结构，每一层环栅晶体管结构由下到上依次为背栅电极、背栅介质、沟道、顶栅介质、顶栅电极，沟道两端为源漏电极；下层环栅晶体管结构的顶栅电极同时作为上层环栅晶体管结构的背栅电极，各层的源漏电极互连，背栅电极和各层的顶栅电极互连；其中顶栅介质为界面金属氧化物层与高κ介质层的堆叠层。本发明采用原子层沉积生长厚度低于1nm的界面金属氧化物层，形成原位电偶极子调控器件阈值电压；采用二维材料、氧化物半导体、碳纳米管等作为沟道，并通过双层或更多层沟道增加了载流子输运路径，实现性能更好的器件。
-
公开(公告)号：CN117915671A
公开(公告)日：2024-04-19
申请号：CN202311832027.2
申请日：2023-12-28
Applicant: 北京大学
Abstract: 本发明公开了一种基于全耗尽复合沟道结构的场效应晶体管及其制备方法，属于半导体技术领域。所述全耗尽复合沟道是由超薄宽禁带氧化物半导体沟道与碳纳米管沟道组成的异质结沟道，可大幅提升碳纳米管短沟道下的开关比，在开态且漏端电压较大时，通过内建电场可使得碳纳米管沟道横向电场保持缓慢增长，以获得更好的饱和特性，实现射频器件的性能提升。本发明的提出对碳纳米管沟道用于逻辑、射频器件实现了技术推动。
-
公开(公告)号：CN117747619A
公开(公告)日：2024-03-22
申请号：CN202311753950.7
申请日：2023-12-19
Applicant: 北京大学
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开了一种基于电介质掺杂的二维垂直堆叠互补型场效应晶体管及其制备方法，属于半导体技术领域。本发明的互补型场效应晶体管器件由同种二维材料的两层沟道垂直堆叠而成，两层沟道的栅极分别位于器件的底端和顶端，且由通孔实现互连；上下两层沟道分别使用不同的绝缘栅介质，分别对沟道实现p型和n型掺杂，使具有双极性的二维材料晶体管分别展示出p型或者n型输运行为，从而在紧凑的版图面积占用下，实现CMOS电路反相器单元。
-
公开(公告)号：CN117650141A
公开(公告)日：2024-03-05
申请号：CN202311764364.2
申请日：2023-12-20
Applicant: 北京大学
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明公开了一种基于二维沟道的堆叠纳米片器件及其制备方法，属于半导体器件领域。所述基于二维沟道的堆叠纳米片器件由两层或更多层以二维纳米片为沟道的全环栅场效应晶体管堆叠组成，其制备方法包括：在衬底上选择性刻蚀凹槽并填充底部牺牲层；在底部牺牲层两侧制备源漏电极；沿源漏电极在牺牲层上外延二维纳米片；在二维纳米上沉积新的牺牲层；重复制备二维纳米片和沉积牺牲层；刻蚀去除牺牲层，在二维纳米片周围沉积栅介质层，并在栅介质层中间填充栅极。本发明通过垂直堆叠结构提高了器件性能和器件密度，原位制备二维纳米片沟道还简化了工艺流程，为二维半导体器件在后摩尔集成电路工艺中的应用提供了一种实施方案。
-
公开(公告)号：CN116926672A
公开(公告)日：2023-10-24
申请号：CN202210359112.0
申请日：2022-04-07
Applicant: 北京大学
Abstract: 本发明公开了一种基于单晶二硒化钨的垂直异质外延高定向金属铂的方法，得到的金属铂和二硒化钨的间隙小于范德华间距，从而形成更好的二维材料和金属接触。二硒化钨位于底层，金属铂位于上层，二者垂直堆叠，通过采用氧气退火纵向诱导形成高定向金属铂外延，从而降低了异质结的接触电阻。本发明提出的方法，解决了高定向金属薄膜制备困难、薄膜尺寸受限制、成本高的问题。二硒化钨场效应晶体管为PMOS，通过本发明方法实现了半导体二维材料与金属的高质量接触，有利于降低接触电阻，与NMOS场效应晶体管形成互补，有利于提高纳米片CMOS器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN114242722A
公开(公告)日：2022-03-25
申请号：CN202111562428.1
申请日：2021-12-20
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开了一种垂直堆叠互补场效应晶体管及其制备方法。本发明将n型的氧化铟锡场效应晶体管(ITO FET)位于底层，p型的二维材料场效应晶体管位于上层，二者垂直堆叠形成互补场效应晶体管，从而获得一种功耗低、单元面积占用小、寄生效应小、工作速度快的CMOS器件。
-
公开(公告)号：CN120018536A
公开(公告)日：2025-05-16
申请号：CN202510153540.1
申请日：2025-02-12
Applicant: 北京大学
IPC: H10D30/01 , H01L21/477 , H10D30/67
Abstract: 本发明公开一种高稳定性氧化物半导体场效应晶体管的制备方法，属于信息材料与器件技术领域。本发明通过对在阻挡层材料覆盖下的氧化物半导体晶体管器件进行高温退火，利用阻挡层材料对于氢和氧扩散系数的差异，使沟道中的氢得以有效释放的同时维持氧的比例，从而控制氧空位的浓度，提升氧化物半导体晶体管的稳定性。相较于其他传统工艺制备的氧化物半导体场效应晶体管，本发明制备的氧化物半导体场效应晶体管具有更好的电学稳定性和高温稳定性，同时阈值电压和开态电流得到保持。
-
公开(公告)号：CN119663232A
公开(公告)日：2025-03-21
申请号：CN202311836510.8
申请日：2023-12-28
Applicant: 北京大学
Abstract: 本发明公开了一种无需退火的铁电薄膜材料及其器件应用。本发明提出使用原子层沉积的镧掺杂的铪锆氧(La:HZO)铁电材料，通过调节沉积温度、氧源脉冲时间来调控材料的结晶温度和铁电特性；调控镧掺杂比例控制栅介质的铁电特性与漏电特性，实现了无需退火、高剩余极化强度、高耐用性的铁电材料，满足后道工艺所需的工艺温度，能和现代集成电路后道工艺完美兼容。基于此材料可实现高性能的FeFET及其存储电路，也可以实现高性能的FeRAM及其存储电路。相较于需退火实现铁电的其他HfO2材料，该材料拥有更低的结晶温度，同热预算下更大的剩余极化强度以及更小的漏电。
-
公开(公告)号：CN117913141A
公开(公告)日：2024-04-19
申请号：CN202311832035.7
申请日：2023-12-28
Applicant: 北京大学
Abstract: 本发明公开了一种二维半导体垂直型沟道场效应晶体管及制备方法。该场效应晶体管的源栅漏通过微纳加工工艺预先垂直堆叠在基底上，沟道采用二维半导体材料，通过化学气相沉积方法沿着源漏电极垂直外延在叠层侧壁上，形成垂直沟道结构。器件的沟道长度为源漏电极之间的垂直间距，栅长为栅电极的厚度。相较于传统平面半导体器件，该垂直型沟道场效应晶体管的设计可不受CPP设计规则约束，大幅减少器件面积，均匀控制沟道长度，在提高集成密度上具有巨大的潜力。
-
公开(公告)号：CN117727635A
公开(公告)日：2024-03-19
申请号：CN202311745708.5
申请日：2023-12-18
Applicant: 北京大学
IPC: H01L21/34 , H01L21/44 , H01L21/02 , H01L27/092 , H01L29/786 , H01L29/417
Abstract: 本发明公开了一种基于电极边缘生长二维材料的晶体管制备及极性调控方法，通过调整电极材料功函数和二维材料导电类型形成边缘接触的二维晶体管并调控其极性。以不同功函数的电极材料作为二维材料生长的起始点，引导二维材料在晶圆上精确位置的选择性生长，实现晶圆范围尺度的、高迁移率二维晶体管的阵列制备；电极边缘与二维材料的接触区域即为源漏接触区域，通过不同功函数的电极材料诱导，实现不同输运极性的晶体管的制备。本发明解决了高取向二维材料薄膜制备困难、薄膜尺寸受限制、晶体管极性调控困难等问题，实现了半导体二维材料与电极的高质量接触，获得具有空间均匀性和电学性能均匀性的P型和N型晶体管。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.017 seconds)
