-
公开(公告)号：CN114242722A
公开(公告)日：2022-03-25
申请号：CN202111562428.1
申请日：2021-12-20
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开了一种垂直堆叠互补场效应晶体管及其制备方法。本发明将n型的氧化铟锡场效应晶体管(ITO FET)位于底层，p型的二维材料场效应晶体管位于上层，二者垂直堆叠形成互补场效应晶体管，从而获得一种功耗低、单元面积占用小、寄生效应小、工作速度快的CMOS器件。
-
公开(公告)号：CN114242785A
公开(公告)日：2022-03-25
申请号：CN202111561524.4
申请日：2021-12-20
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L29/49 , H01L29/40 , H01L29/786 , H01L21/336
Abstract: 本发明公开了一种基于氧化铟锡的全透明薄膜晶体管及其制备方法。所述晶体管包括衬底、缓冲层、栅电极、栅介质层、沟道层和源漏电极，其中，所述栅电极和源漏电极的材料为金属性ITO，所述沟道层的材料为半导体性ITO。ITO的半导体性和金属性可通过调节磁控溅射生长厚度与氧分压来实现。这种基于ITO电极的场效应晶体管器件能实现更好的透光性。此外，相较于传统其他氧化物半导体器件，该设计可大幅减少金属材料的使用，进一步降低制备难度和成本；通过使用高迁移率半导体沟道ITO，相较于其他传统氧化物半导体，器件能提供更优异的驱动能力。
-
公开(公告)号：CN118919414A
公开(公告)日：2024-11-08
申请号：CN202411000344.2
申请日：2024-07-24
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L21/467 , H01L21/033 , B82Y30/00 , B82Y40/00
Abstract: 本发明公开了一种小尺寸的氧化物半导体刻蚀方法，属于信息材料与器件技术领域。本发明首先通过低温工艺得到纳米线材料，再通过自氧化结合自限制刻蚀的方法进一步微缩纳米线的直径，在小尺寸上实现氧化物半导体的自对准、高精度刻蚀。相较于传统的依赖DUV、EUV等设备曝光精度的其他掩膜刻蚀，本发明解决了现有氧化物半导体器件存在的尺寸微缩问题，可以提升集成电路密度，且极大的降低对光刻设备的需求，有效降低工艺成本。
-
公开(公告)号：CN114242780A
公开(公告)日：2022-03-25
申请号：CN202111571065.8
申请日：2021-12-21
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L29/10 , H01L29/24 , H01L29/423 , H01L29/78 , H01L21/34
Abstract: 本发明公开了一种氧化铟锡垂直型环栅场效应晶体管及其制备方法。所述场效应晶体管为垂直型环栅结构，包括绝缘衬底，在绝缘衬底上由下至上依次层叠漏电极、大高宽比的氧化铟锡沟道层和源电极，其中氧化铟锡沟道层被高κ栅介质层和栅电极环绕包覆，形成环栅结构。氧化铟锡沟道由环栅包围，栅控能力增强，能更好地抑制短沟道效应，进一步推进工艺节点，并且相比于平面型环栅在栅长及源漏接触面积上的限制更小，其整体工艺热预算在300℃以内，可进行三维堆叠，因此有效提升了集成密度。
-
公开(公告)号：CN120085135A
公开(公告)日：2025-06-03
申请号：CN202510149036.4
申请日：2025-02-11
Applicant: 北京大学
Abstract: 本发明公开了一种非晶氧化物半导体晶体管HCD测试中热效应的解耦方法，属于半导体晶体管测试技术领域。本发明将非晶氧化物半导体晶体管器件划分为多个测试批次；将相同测试批次的器件分为HCD组和BTI组；所有器件进行HCD测试，不同测试批次的器件的测试条件不同，每个测试批次中HCD组施压阶段Vds>0，而BTI组Vds＝0；提取每个测试条件施压后器件的电学参数绘制转移特性曲线，利用HCD组器件施压后的阈值电压变化量和BTI组器件施压后的阈值电压变化量，得到待测器件的热效应阈值电压变化量。本发明填补小尺寸非晶氧化物半导体器件的HCD效应量化评估方法的空白，为DRAM阵列电路设计提供了重要参考。
-
Patent Agency Ranking
公开(公告)号：CN118099200A
公开(公告)日：2024-05-28
申请号：CN202211487562.4
申请日：2022-11-25
Applicant: 北京大学
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本发明公开了一种阈值电压可控的超薄多桥沟道晶体管及其制备方法。所述超薄多桥沟道晶体管，包括衬底及在衬底上堆叠的多层环栅晶体管结构，每一层环栅晶体管结构由下到上依次为背栅电极、背栅介质、沟道、顶栅介质、顶栅电极，沟道两端为源漏电极；下层环栅晶体管结构的顶栅电极同时作为上层环栅晶体管结构的背栅电极，各层的源漏电极互连，背栅电极和各层的顶栅电极互连；其中顶栅介质为界面金属氧化物层与高κ介质层的堆叠层。本发明采用原子层沉积生长厚度低于1nm的界面金属氧化物层，形成原位电偶极子调控器件阈值电压；采用二维材料、氧化物半导体、碳纳米管等作为沟道，并通过双层或更多层沟道增加了载流子输运路径，实现性能更好的器件。
-
公开(公告)号：CN117915671A
公开(公告)日：2024-04-19
申请号：CN202311832027.2
申请日：2023-12-28
Applicant: 北京大学
Abstract: 本发明公开了一种基于全耗尽复合沟道结构的场效应晶体管及其制备方法，属于半导体技术领域。所述全耗尽复合沟道是由超薄宽禁带氧化物半导体沟道与碳纳米管沟道组成的异质结沟道，可大幅提升碳纳米管短沟道下的开关比，在开态且漏端电压较大时，通过内建电场可使得碳纳米管沟道横向电场保持缓慢增长，以获得更好的饱和特性，实现射频器件的性能提升。本发明的提出对碳纳米管沟道用于逻辑、射频器件实现了技术推动。
-
公开(公告)号：CN117747619A
公开(公告)日：2024-03-22
申请号：CN202311753950.7
申请日：2023-12-19
Applicant: 北京大学
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开了一种基于电介质掺杂的二维垂直堆叠互补型场效应晶体管及其制备方法，属于半导体技术领域。本发明的互补型场效应晶体管器件由同种二维材料的两层沟道垂直堆叠而成，两层沟道的栅极分别位于器件的底端和顶端，且由通孔实现互连；上下两层沟道分别使用不同的绝缘栅介质，分别对沟道实现p型和n型掺杂，使具有双极性的二维材料晶体管分别展示出p型或者n型输运行为，从而在紧凑的版图面积占用下，实现CMOS电路反相器单元。
-
公开(公告)号：CN117650141A
公开(公告)日：2024-03-05
申请号：CN202311764364.2
申请日：2023-12-20
Applicant: 北京大学
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明公开了一种基于二维沟道的堆叠纳米片器件及其制备方法，属于半导体器件领域。所述基于二维沟道的堆叠纳米片器件由两层或更多层以二维纳米片为沟道的全环栅场效应晶体管堆叠组成，其制备方法包括：在衬底上选择性刻蚀凹槽并填充底部牺牲层；在底部牺牲层两侧制备源漏电极；沿源漏电极在牺牲层上外延二维纳米片；在二维纳米上沉积新的牺牲层；重复制备二维纳米片和沉积牺牲层；刻蚀去除牺牲层，在二维纳米片周围沉积栅介质层，并在栅介质层中间填充栅极。本发明通过垂直堆叠结构提高了器件性能和器件密度，原位制备二维纳米片沟道还简化了工艺流程，为二维半导体器件在后摩尔集成电路工艺中的应用提供了一种实施方案。
-
公开(公告)号：CN116926672A
公开(公告)日：2023-10-24
申请号：CN202210359112.0
申请日：2022-04-07
Applicant: 北京大学
Abstract: 本发明公开了一种基于单晶二硒化钨的垂直异质外延高定向金属铂的方法，得到的金属铂和二硒化钨的间隙小于范德华间距，从而形成更好的二维材料和金属接触。二硒化钨位于底层，金属铂位于上层，二者垂直堆叠，通过采用氧气退火纵向诱导形成高定向金属铂外延，从而降低了异质结的接触电阻。本发明提出的方法，解决了高定向金属薄膜制备困难、薄膜尺寸受限制、成本高的问题。二硒化钨场效应晶体管为PMOS，通过本发明方法实现了半导体二维材料与金属的高质量接触，有利于降低接触电阻，与NMOS场效应晶体管形成互补，有利于提高纳米片CMOS器件的性能。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.028 seconds)
