公开(公告)号：CN114242780A

公开(公告)日：2022-03-25

申请号：CN202111571065.8

申请日：2021-12-21

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 吴燕庆 ,  胡倩澜 ,  熊雄 ,  童安宇

IPC: H01L29/10 ,  H01L29/24 ,  H01L29/423 ,  H01L29/78 ,  H01L21/34

Abstract: 本发明公开了一种氧化铟锡垂直型环栅场效应晶体管及其制备方法。所述场效应晶体管为垂直型环栅结构，包括绝缘衬底，在绝缘衬底上由下至上依次层叠漏电极、大高宽比的氧化铟锡沟道层和源电极，其中氧化铟锡沟道层被高κ栅介质层和栅电极环绕包覆，形成环栅结构。氧化铟锡沟道由环栅包围，栅控能力增强，能更好地抑制短沟道效应，进一步推进工艺节点，并且相比于平面型环栅在栅长及源漏接触面积上的限制更小，其整体工艺热预算在300℃以内，可进行三维堆叠，因此有效提升了集成密度。

公开(公告)号：CN118099200A

公开(公告)日：2024-05-28

申请号：CN202211487562.4

申请日：2022-11-25

Applicant: 北京大学

Inventor： 吴燕庆 ,  刘红刚 ,  熊雄

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

Abstract: 本发明公开了一种阈值电压可控的超薄多桥沟道晶体管及其制备方法。所述超薄多桥沟道晶体管，包括衬底及在衬底上堆叠的多层环栅晶体管结构，每一层环栅晶体管结构由下到上依次为背栅电极、背栅介质、沟道、顶栅介质、顶栅电极，沟道两端为源漏电极；下层环栅晶体管结构的顶栅电极同时作为上层环栅晶体管结构的背栅电极，各层的源漏电极互连，背栅电极和各层的顶栅电极互连；其中顶栅介质为界面金属氧化物层与高κ介质层的堆叠层。本发明采用原子层沉积生长厚度低于1nm的界面金属氧化物层，形成原位电偶极子调控器件阈值电压；采用二维材料、氧化物半导体、碳纳米管等作为沟道，并通过双层或更多层沟道增加了载流子输运路径，实现性能更好的器件。

公开(公告)号：CN117915671A

公开(公告)日：2024-04-19

申请号：CN202311832027.2

申请日：2023-12-28

Applicant: 北京大学

Inventor： 吴燕庆 ,  肖建坤 ,  熊雄

IPC: H10K10/46 ,  H10K85/20 ,  H10K71/00

Abstract: 本发明公开了一种基于全耗尽复合沟道结构的场效应晶体管及其制备方法，属于半导体技术领域。所述全耗尽复合沟道是由超薄宽禁带氧化物半导体沟道与碳纳米管沟道组成的异质结沟道，可大幅提升碳纳米管短沟道下的开关比，在开态且漏端电压较大时，通过内建电场可使得碳纳米管沟道横向电场保持缓慢增长，以获得更好的饱和特性，实现射频器件的性能提升。本发明的提出对碳纳米管沟道用于逻辑、射频器件实现了技术推动。

公开(公告)号：CN117747619A

公开(公告)日：2024-03-22

申请号：CN202311753950.7

申请日：2023-12-19

Applicant: 北京大学

Inventor： 熊雄 ,  吴燕庆

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明公开了一种基于电介质掺杂的二维垂直堆叠互补型场效应晶体管及其制备方法，属于半导体技术领域。本发明的互补型场效应晶体管器件由同种二维材料的两层沟道垂直堆叠而成，两层沟道的栅极分别位于器件的底端和顶端，且由通孔实现互连；上下两层沟道分别使用不同的绝缘栅介质，分别对沟道实现p型和n型掺杂，使具有双极性的二维材料晶体管分别展示出p型或者n型输运行为，从而在紧凑的版图面积占用下，实现CMOS电路反相器单元。

公开(公告)号：CN117650141A

公开(公告)日：2024-03-05

申请号：CN202311764364.2

申请日：2023-12-20

Applicant: 北京大学

Inventor： 吴燕庆 ,  史新航 ,  熊雄

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本发明公开了一种基于二维沟道的堆叠纳米片器件及其制备方法，属于半导体器件领域。所述基于二维沟道的堆叠纳米片器件由两层或更多层以二维纳米片为沟道的全环栅场效应晶体管堆叠组成，其制备方法包括：在衬底上选择性刻蚀凹槽并填充底部牺牲层；在底部牺牲层两侧制备源漏电极；沿源漏电极在牺牲层上外延二维纳米片；在二维纳米上沉积新的牺牲层；重复制备二维纳米片和沉积牺牲层；刻蚀去除牺牲层，在二维纳米片周围沉积栅介质层，并在栅介质层中间填充栅极。本发明通过垂直堆叠结构提高了器件性能和器件密度，原位制备二维纳米片沟道还简化了工艺流程，为二维半导体器件在后摩尔集成电路工艺中的应用提供了一种实施方案。

公开(公告)号：CN114242722A

公开(公告)日：2022-03-25

申请号：CN202111562428.1

申请日：2021-12-20

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 吴燕庆 ,  熊雄 ,  胡倩澜 ,  童安宇

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明公开了一种垂直堆叠互补场效应晶体管及其制备方法。本发明将n型的氧化铟锡场效应晶体管(ITO FET)位于底层，p型的二维材料场效应晶体管位于上层，二者垂直堆叠形成互补场效应晶体管，从而获得一种功耗低、单元面积占用小、寄生效应小、工作速度快的CMOS器件。

公开(公告)号：CN117913141A

公开(公告)日：2024-04-19

申请号：CN202311832035.7

申请日：2023-12-28

Applicant: 北京大学

Inventor： 熊雄 ,  刘视远 ,  吴燕庆

IPC: H01L29/78 ,  H01L21/34

Abstract: 本发明公开了一种二维半导体垂直型沟道场效应晶体管及制备方法。该场效应晶体管的源栅漏通过微纳加工工艺预先垂直堆叠在基底上，沟道采用二维半导体材料，通过化学气相沉积方法沿着源漏电极垂直外延在叠层侧壁上，形成垂直沟道结构。器件的沟道长度为源漏电极之间的垂直间距，栅长为栅电极的厚度。相较于传统平面半导体器件，该垂直型沟道场效应晶体管的设计可不受CPP设计规则约束，大幅减少器件面积，均匀控制沟道长度，在提高集成密度上具有巨大的潜力。

公开(公告)号：CN117727635A

公开(公告)日：2024-03-19

申请号：CN202311745708.5

申请日：2023-12-18

Applicant: 北京大学

Inventor： 吴燕庆 ,  王欣 ,  熊雄

IPC: H01L21/34 ,  H01L21/44 ,  H01L21/02 ,  H01L27/092 ,  H01L29/786 ,  H01L29/417

Abstract: 本发明公开了一种基于电极边缘生长二维材料的晶体管制备及极性调控方法，通过调整电极材料功函数和二维材料导电类型形成边缘接触的二维晶体管并调控其极性。以不同功函数的电极材料作为二维材料生长的起始点，引导二维材料在晶圆上精确位置的选择性生长，实现晶圆范围尺度的、高迁移率二维晶体管的阵列制备；电极边缘与二维材料的接触区域即为源漏接触区域，通过不同功函数的电极材料诱导，实现不同输运极性的晶体管的制备。本发明解决了高取向二维材料薄膜制备困难、薄膜尺寸受限制、晶体管极性调控困难等问题，实现了半导体二维材料与电极的高质量接触，获得具有空间均匀性和电学性能均匀性的P型和N型晶体管。

公开(公告)号：CN114242785A

公开(公告)日：2022-03-25

申请号：CN202111561524.4

申请日：2021-12-20

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 吴燕庆 ,  熊雄 ,  胡倩澜 ,  童安宇

IPC: H01L29/49 ,  H01L29/40 ,  H01L29/786 ,  H01L21/336

Abstract: 本发明公开了一种基于氧化铟锡的全透明薄膜晶体管及其制备方法。所述晶体管包括衬底、缓冲层、栅电极、栅介质层、沟道层和源漏电极，其中，所述栅电极和源漏电极的材料为金属性ITO，所述沟道层的材料为半导体性ITO。ITO的半导体性和金属性可通过调节磁控溅射生长厚度与氧分压来实现。这种基于ITO电极的场效应晶体管器件能实现更好的透光性。此外，相较于传统其他氧化物半导体器件，该设计可大幅减少金属材料的使用，进一步降低制备难度和成本；通过使用高迁移率半导体沟道ITO，相较于其他传统氧化物半导体，器件能提供更优异的驱动能力。