一种镧掺杂的氧化物半导体晶体管的制备方法

    公开(公告)号:CN119008704A

    公开(公告)日:2024-11-22

    申请号:CN202411103979.5

    申请日:2024-08-13

    Applicant: 北京大学

    Abstract: 本发明公开了一种镧掺杂的氧化物半导体晶体管的制备方法,属于氧化物半导体技术领域。本发明氧化物半导体场效应晶体管的沟道层为镧元素掺杂的氧化铟薄膜,该沟道层采用原子层沉积(ALD)方法,原子层沉积温度控制在100℃~400℃范围内,每进行n次In原子层沉积循环插入1次La原子层沉积,重复x次得到镧掺杂的氧化铟薄膜。采用本发明制备氧化物半导体场效应晶体管,可以提高晶体管阈值电压和器件的稳定性,进一步可以用于高性能动态存储器、显示薄膜晶体管、柔性电路和后道兼容逻辑电路等领域。

    一种无需退火的铁电薄膜材料及其器件应用

    公开(公告)号:CN119663232A

    公开(公告)日:2025-03-21

    申请号:CN202311836510.8

    申请日:2023-12-28

    Applicant: 北京大学

    Abstract: 本发明公开了一种无需退火的铁电薄膜材料及其器件应用。本发明提出使用原子层沉积的镧掺杂的铪锆氧(La:HZO)铁电材料,通过调节沉积温度、氧源脉冲时间来调控材料的结晶温度和铁电特性;调控镧掺杂比例控制栅介质的铁电特性与漏电特性,实现了无需退火、高剩余极化强度、高耐用性的铁电材料,满足后道工艺所需的工艺温度,能和现代集成电路后道工艺完美兼容。基于此材料可实现高性能的FeFET及其存储电路,也可以实现高性能的FeRAM及其存储电路。相较于需退火实现铁电的其他HfO2材料,该材料拥有更低的结晶温度,同热预算下更大的剩余极化强度以及更小的漏电。

    一种基于氧化镧插层的铪基铁电晶体管

    公开(公告)号:CN119029044A

    公开(公告)日:2024-11-26

    申请号:CN202411138960.4

    申请日:2024-08-19

    Applicant: 北京大学

    Abstract: 本发明公开了一种基于氧化镧插层的铪基铁电晶体管,属于氧化物半导体技术领域。本发明晶体管包括基底层、栅电极层、栅介质层、氧化物半导体沟道层、源/漏接触电极,栅介质层采用铪基铁电材料,通过原子层沉积工艺在氧化物半导体沟道层和铪基铁电材料层之间插入一层氧化镧介质层。本发明可以有效的控制界面质量,由于氧化镧的介电常数高于氧化铪、氧化锆、氧化铟本身,使界面电容更大有利于铁电材料获得更大的分压,可以在相同电压下获得更大的铁电极化,从而减小器件的功耗。因此,本发明可以利用氧化镧插层来改善氧化物半导体材料和铪极铁电材料界面质量,为铁电存储器件的设计与应用提供一种性能优化方案。

Patent Agency Ranking