公开(公告)号：CN119153487A

公开(公告)日：2024-12-17

申请号：CN202310713119.2

申请日：2023-06-15

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 张龙 ,  刘斯扬 ,  何乃龙 ,  盘成务 ,  李浩宇 ,  张森 ,  肖魁 ,  宋亮 ,  孙伟锋

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L21/329 ,  H01L21/331 ,  H01L21/336 ,  H01L27/06

Abstract: 本发明涉及一种绝缘体上硅半导体元器件，包括：衬底；掩埋介质层，设于所述衬底上；第一电极；第二电极；漂移区，设于所述掩埋介质层上；所述漂移区的上表面形成落差结构，所述落差结构包括靠近所述第一电极的第一侧、靠近所述第二电极的第二侧、以及所述第一侧与第二侧之间的过渡区，所述第二侧的上表面高于所述第一侧的下表面，从而使所述漂移区在所述第二侧的厚度大于在所述第一侧的厚度；其中，所述第一电极和第二电极被配置为：在所述元器件被施加反向偏压时，第二电极施加的电压大于第一电极施加的电压。本发明可以将器件的击穿点控制在高压端的下方，使得漂移区能够完全耗尽，在不增加埋氧层厚度的前提下依然可以提高器件的击穿电压。

公开(公告)号：CN117637840A

公开(公告)日：2024-03-01

申请号：CN202210976315.4

申请日：2022-08-15

Applicant: 无锡华润上华科技有限公司

Inventor： 安丽琪 ,  宋亮 ,  王琼 ,  王亚南

IPC: H01L29/78 ,  H01L21/336

Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法，该横向扩散金属氧化物半导体器件包括：衬底，设有沟槽；漂移区，位于衬底内；其中，沟槽围绕漂移区设置；介质层，位于衬底上，且围绕漂移区设置；其中，介质层覆盖第一侧壁的至少部分，以及与第一侧壁连接的部分底壁；栅极，围绕漂移区设置。其中，栅极覆盖介质层的部分表面，且向沟槽的底壁延伸以覆盖沟槽的部分底壁。本申请提供的横向扩散金属氧化物半导体器件，能够提高漂移区的临界击穿电场，从而可在降低导通电阻的同时灵活调整器件的击穿电压，尤其可在降低导通电阻的同时提高器件的击穿电压。

公开(公告)号：CN115548129A

公开(公告)日：2022-12-30

申请号：CN202110737519.8

申请日：2021-06-30

Applicant: 无锡华润上华科技有限公司

Inventor： 金华俊 ,  宋亮 ,  史一凡

IPC: H01L29/866 ,  H01L21/328

Abstract: 本发明提供一种齐纳二极管及其制作方法，包括：于衬底上形成电场阻挡层；于衬底上形成图形掩膜，图形掩膜具有显露部分电场阻挡层的第一窗口；去除第一窗口内的电场阻挡层；于衬底中形成第一导电类型掺杂区及第二导电类型掺杂区；于第一窗口的侧壁形成侧墙结构，以将第一窗口限制为第二窗口；基于第二窗口进行第一导电类型离子注入，以在第一导电类型掺杂区与第二导电类型掺杂区之间自对准形成第一导电类型连接区，其中，第一导电类型连接区的掺杂浓度大于第一导电类型掺杂区的掺杂浓度。本发明工艺稳定且成本较低，且能有效避免PN结的弧面结电场的剧增，从而通过局部增加PN结的平面结区域的浓度，可有效降低击穿电压，获得更好的击穿特性。

公开(公告)号：CN119997572A

公开(公告)日：2025-05-13

申请号：CN202311478633.9

申请日：2023-11-08

Applicant: 无锡华润上华科技有限公司

Inventor： 李永顺 ,  金华俊 ,  宋亮

IPC: H10D62/10 ,  H10D84/83 ,  H10D84/03 ,  H01L21/265 ,  H01L21/266

Abstract: 本发明涉及一种半导体器件、隔离结构及隔离结构的制造方法，所述隔离结构包括：埋藏区，位于衬底中；第二导电类型区，位于埋藏区上；第二导电类型缓冲层，位于第二导电类型区中，第二导电类型缓冲层的掺杂浓度大于第二导电类型区的掺杂浓度；第一阱区，位于第二导电类型缓冲层上，第一阱区的掺杂浓度小于第二导电类型缓冲层的掺杂浓度；第二阱区，位于埋藏区上，第二阱区在横向上将第二导电类型缓冲层和第一阱区包围。本发明中第二导电类型缓冲层对上方的第二导电类型区有足够的向上反扩散的能力，还能够为器件主体的漂移区提供更好的RESURF能力，获得更高的隔离耐压。

公开(公告)号：CN119521723A

公开(公告)日：2025-02-25

申请号：CN202311040161.9

申请日：2023-08-17

Applicant: 无锡华润上华科技有限公司

Inventor： 宋亮 ,  金华俊 ,  罗琳

IPC: H10D30/65 ,  H10D62/10 ,  H10D30/01

Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法。该横向扩散金属氧化物半导体器件包括：衬底；第一掺杂区，设于衬底内；第二掺杂区，设于衬底内，且位于第一掺杂区靠近衬底的表面的一侧；第一沟槽，设于衬底内，且从衬底的表面开口并延伸至第一掺杂区，以暴露部分第一掺杂区；漏区，设于暴露的部分第一掺杂区内；源区，设于衬底内；栅极，设于源区远离漏区的一侧；阱区，设于衬底内；阱区从衬底的表面朝第一掺杂区延伸，且与第二掺杂区邻接；阱区位于栅极与漏区之间。本申请实施例在提升器件耐压的同时能够降低Cgd电容，从而降低对FOM值的不利影响。

公开(公告)号：CN119317173A

公开(公告)日：2025-01-14

申请号：CN202310841076.6

申请日：2023-07-10

Applicant: 无锡华润上华科技有限公司

Inventor： 金华俊 ,  宋亮 ,  刘新新 ,  李永顺 ,  罗琳

IPC: H10D84/03 ,  H10D84/83 ,  H10D64/27

Abstract: 本申请涉及一种半导体器件及其制备方法。该半导体器件的制备方法包括：提供衬底，所述衬底包括高压器件区和低压器件区；于所述衬底上形成第一栅极和第二栅极，所述第一栅极位于所述高压器件区，所述第二栅极位于所述低压器件区；于所述第一栅极的侧壁形成第一侧墙层；于所述第一侧墙层的侧壁以及所述第二栅极的侧壁分别形成第二侧墙层。如此，可以使高压器件的侧墙结构的厚度大于低压器件的侧墙结构的厚度，有利于低压器件提升电流，高压器件提升耐压，从而提升半导体器件的性能。

公开(公告)号：CN118507506A

公开(公告)日：2024-08-16

申请号：CN202310119587.7

申请日：2023-02-15

Applicant: 无锡华润上华科技有限公司

Inventor： 罗琳 ,  宋亮 ,  金华俊 ,  安丽琪 ,  李永顺 ,  王亚南

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种半导体器件及其制造方法，所述半导体器件包括：衬底；第一导电类型埋层，位于衬底中；器件主体部，位于第一导电类型埋层的上方；体引出结构，包括位于第一导电类型埋层上方、器件主体部的外侧的低阻结构，低阻结构为向下延伸的竖向结构，低阻结构包括金属和/或合金材料。本发明在bulk端设置金属结构作为低阻结构，使得空穴电流能够快速地从bulk端被吸收走，因此能减小漏电。且可以在低阻结构外壁形成一层第二导电类型的加浓区，使得电阻减小，电流路径缩短，空穴电流快速从bulk端被收走。进一步地，Iso端连接至高浓度的第一导电类型埋层，不仅形成横向的介质隔离，并且使底部埋层电势分布更均匀，减少了电流纵向的漏电。

公开(公告)号：CN116417499A

公开(公告)日：2023-07-11

申请号：CN202111674077.3

申请日：2021-12-31

Applicant: 无锡华润上华科技有限公司

Inventor： 金华俊 ,  宋亮 ,  李永顺 ,  袁玫 ,  王亚南 ,  罗琳 ,  张强

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种半导体器件及其制备方法，通过在半导体器件的第一阱区之间插入第二阱区以提高器件的击穿电压，同时设置第二阱区上表面在器件导电沟道宽度方向上的尺寸小于其下表面在器件导电沟道宽度方向上的尺寸，以增大邻接的第一阱区上表面在器件导电沟道宽度方向上的尺寸，即增大器件导通时电流在漂移区上表面流经时的路径宽度，减小器件的导通电阻。最终实现在提升器件的击穿电压的同时有效减小器件的导通电阻。

公开(公告)号：CN119451184A

公开(公告)日：2025-02-14

申请号：CN202310950872.3

申请日：2023-07-28

Applicant: 无锡华润上华科技有限公司

Inventor： 金华俊 ,  宋亮 ,  刘新新 ,  袁玫 ,  王亚南

IPC: H10D62/10 ,  H10D30/01 ,  H10D30/65

Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法。该半导体器件的制备方法包括：提供衬底；于衬底内形成体区；于衬底上形成注入掩蔽结构，注入掩蔽结构覆盖于衬底的部分表面；其中，体区位于注入掩蔽结构在衬底上的正投影内；由体区至衬底边缘的方向，注入掩蔽结构沿第一方向的厚度递减；第一方向平行于衬底的厚度方向；于衬底内形成漂移区；漂移区与体区邻接，由体区至衬底边缘的方向，漂移区沿第一方向的深度递增。如此，一方面，有利于降低漂移区靠近沟道区一端的电场，提升器件的可靠性；另一方面，有利于降低Kirk效应，提升开态击穿电压。

公开(公告)号：CN118610251A

公开(公告)日：2024-09-06

申请号：CN202310206413.4

申请日：2023-03-06

Applicant: 无锡华润上华科技有限公司

Inventor： 李永顺 ,  金华俊 ,  宋亮 ,  安丽琪 ,  罗琳

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本申请涉及一种金属氧化物半导体器件及其制备方法，该金属氧化物半导体器件包括衬底；外延层，设于衬底的一侧；第一体区和漂移区，沿第一方向邻接排布于外延层内；源区，设于第一体区内；漏区，设于漂移区内；漏区与源区沿第一方向间隔排布；栅极，设于外延层背离衬底的一侧，且位于源区和漏区之间；肖特基二极管，设于外延层内，且与源区并联。这样，当寄生体二极管续流时，与PN结源极相并联的肖特基二极管源极也会续流，而由于肖特基二极管的开启电压远低于PN结的开启电压，因此寄生漏电流被率先开启的肖特基二极管抽走，从而改善了体二极管开启后导致的寄生效应，提高了器件的ESD自保护能力，改善了器件的SOA性能。