公开(公告)号：CN101075554B

公开(公告)日：2010-06-16

申请号：CN200710104155.X

申请日：2007-05-21

Applicant: 三洋电机株式会社 ,  三洋半导体制造株式会社 ,  三洋半导体株式会社

Inventor： 铃木彰 ,  关克行 ,  龟山工次郎 ,  及川贵弘

IPC: H01L21/02 ,  H01L21/306 ,  H01L21/28 ,  H01L21/60

CPC classification number: H01L21/30655 ,  H01L21/76898 ,  H01L2224/02372 ,  H01L2224/05548 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置的制造方法，特别是利用博世工艺形成有通路孔的半导体装置的制造方法，其目的是实现在通路孔内形成均匀的膜。以掩模层(2)作为掩模，利用博世工艺从半导体基板(1)的一面向另一面进行蚀刻，形成贯通该半导体基板(1)的所规定区域的通路孔(3)。接着，除去掩模层(2)。然后，利用干蚀法除去粗糙形状(4)，使通路孔(3)的内壁面平坦。接着，在通路孔(3)内使绝缘膜或阻挡层等形成均匀的膜。

公开(公告)号：CN1992151A

公开(公告)日：2007-07-04

申请号：CN200610064213.6

申请日：2006-12-28

Applicant: 三洋电机株式会社 ,  三洋半导体制造株式会社 ,  三洋半导体株式会社

Inventor： 龟山工次郎 ,  铃木彰 ,  及川贵弘

IPC: H01L21/00 ,  H01L21/48

CPC classification number: H01L2224/11 ,  H01L2224/16145

Abstract: 一种半导体装置的制造方法。在使用支承体的半导体装置的制造方法中，不使制造工序复杂化，而谋求提高可靠性和成品率。以抗蚀剂层或保护层(20)作为掩模顺序蚀刻除去第二绝缘膜(9)、半导体基板(1)、第一绝缘膜(2)和钝化膜(4)。通过该蚀刻粘接层(5)在该开口部(21)内一部分露出。在此时多个半导体装置分割成各个半导体芯片。接着，如图10所示，通过开口部(21)对露出的粘接层(5)供给溶解剂(25)(例如酒精或丙酮)，通过使粘接力逐渐降低，从半导体基板(1)剥离除去支承体(6)。

公开(公告)号：CN101114592B

公开(公告)日：2012-05-23

申请号：CN200710138312.9

申请日：2007-07-27

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社 ,  三洋半导体制造株式会社

Inventor： 关克行 ,  铃木彰 ,  龟山工次郎 ,  及川贵弘

IPC: H01L21/3065 ,  H01L21/28

CPC classification number: H01L21/3065 ,  H01L21/30655 ,  H01L21/31138 ,  H01L21/76898 ,  H01L2224/02372 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05025 ,  H01L2224/05147 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05548 ,  H01L2224/05568 ,  H01L2224/05569 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/16 ,  H01L2924/01004 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/04941 ,  H01L2924/09701 ,  H01L2924/00014 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/01074 ,  H01L2924/0494

Abstract: 本发明提供一种生产效率高且可靠性和合格品率高的半导体装置及其制造方法。进行半导体衬底(1)的背面磨削(背研磨)，把半导体装置减薄。然后在该阶段不进行把由背面磨削产生的损伤层(7)除去而有选择地在半导体衬底的背面形成抗蚀剂层(8)。然后，以抗蚀剂层(8)作为掩模蚀刻半导体衬底(1)，形成通路孔(9)。然后保持将半导体衬底(1)配置在该蚀刻工序所利用的蚀刻装置内的状态，把形成通路孔(9)和除去抗蚀剂层(8)连续进行。这样，把蚀刻工序和其后的灰化工序以一个处理装置连续进行。然后，把半导体衬底(1)背面的损伤层(7)除去和把通路孔(9)内壁面平坦化的工序也以与上述灰化工序同一装置连续进行。

公开(公告)号：CN1992151B

公开(公告)日：2011-06-15

申请号：CN200610064213.6

申请日：2006-12-28

Applicant: 三洋电机株式会社 ,  三洋半导体制造株式会社 ,  三洋半导体株式会社

Inventor： 龟山工次郎 ,  铃木彰 ,  及川贵弘

IPC: H01L21/00 ,  H01L21/48

CPC classification number: H01L2224/11 ,  H01L2224/16145

Abstract: 一种半导体装置的制造方法。在使用支承体的半导体装置的制造方法中，不使制造工序复杂化，而谋求提高可靠性和成品率。以抗蚀剂层或保护层(20)作为掩模顺序蚀刻除去第二绝缘膜(9)、半导体基板(1)、第一绝缘膜(2)和钝化膜(4)。通过该蚀刻粘接层(5)在该开口部(21)内一部分露出。在此时多个半导体装置分割成各个半导体芯片。接着，如图10所示，通过开口部(21)对露出的粘接层(5)供给溶解剂(25)(例如酒精或丙酮)，通过使粘接力逐渐降低，从半导体基板(1)剥离除去支承体(6)。

公开(公告)号：CN101114592A

公开(公告)日：2008-01-30

申请号：CN200710138312.9

申请日：2007-07-27

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社 ,  三洋半导体制造株式会社

Inventor： 关克行 ,  铃木彰 ,  龟山工次郎 ,  及川贵弘

IPC: H01L21/3065 ,  H01L21/28

CPC classification number: H01L21/3065 ,  H01L21/30655 ,  H01L21/31138 ,  H01L21/76898 ,  H01L2224/02372 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05025 ,  H01L2224/05147 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05186 ,  H01L2224/05548 ,  H01L2224/05568 ,  H01L2224/05569 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/16 ,  H01L2924/01004 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/04941 ,  H01L2924/09701 ,  H01L2924/00014 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/01074 ,  H01L2924/0494

Abstract: 本发明提供一种生产效率高且可靠性和合格品率高的半导体装置及其制造方法。进行半导体衬底(1)的背面磨削(背研磨)，把半导体装置减薄。然后在该阶段不进行把由背面磨削产生的损伤层(7)除去而有选择地在半导体衬底的背面形成抗蚀剂层(8)。然后，以抗蚀剂层(8)作为掩模蚀刻半导体衬底(1)，形成通路孔(9)。然后保持将半导体衬底(1)配置在该蚀刻工序所利用的蚀刻装置内的状态，把形成通路孔(9)和除去抗蚀剂层(8)连续进行。这样，把蚀刻工序和其后的灰化工序以一个处理装置连续进行。然后，把半导体衬底(1)背面的损伤层(7)除去和把通路孔(9)内壁面平坦化的工序也以与上述灰化工序同一装置连续进行。

公开(公告)号：CN101075554A

公开(公告)日：2007-11-21

申请号：CN200710104155.X

申请日：2007-05-21

Applicant: 三洋电机株式会社 ,  三洋半导体制造株式会社

Inventor： 铃木彰 ,  关克行 ,  龟山工次郎 ,  及川贵弘

IPC: H01L21/02 ,  H01L21/306 ,  H01L21/28 ,  H01L21/60

CPC classification number: H01L21/30655 ,  H01L21/76898 ,  H01L2224/02372 ,  H01L2224/05548 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置的制造方法，特别是利用博世工艺形成有通路孔的半导体装置的制造方法，其目的是实现在通路孔内形成均匀的膜。以掩模层(2)作为掩模，利用博世工艺从半导体基板(1)的一面向另一面进行蚀刻，形成贯通该半导体基板(1)的所规定区域的通路孔(3)。接着，除去掩模层(2)。然后，利用干蚀法除去粗糙形状(4)，使通路孔(3)的内壁面平坦。接着，在通路孔(3)内使绝缘膜或阻挡层等形成均匀的膜。

公开(公告)号：CN101714538B

公开(公告)日：2013-04-17

申请号：CN200910179123.5

申请日：2009-09-29

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 及川贵弘

IPC: H01L23/482 ,  H01L29/78 ,  H01L21/28 ,  H01L21/60 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L24/06 ,  H01L24/13 ,  H01L29/41741 ,  H01L29/456 ,  H01L29/7809 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05567 ,  H01L2224/05644 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06181 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/94 ,  H01L2924/0002 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12032 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15788 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种半导体器件及其制造方法，其目的为抑制半导体器件在使用时因为热所导致的翘曲，以提升半导体器件的可靠性。本发明的半导体器件是在构成纵型MOS晶体管的半导体衬底(10)的表面上，形成有与源极区域连接的源极电极连接部(18)。在源极电极连接部(18)形成有通过镀覆法所形成的表面电极(23)。在表面电极(23)连接有凸块电极(31)，而表面电极(23)由露出凸块电极(31)的保护膜(26)所覆盖。另一方面，在半导体衬底(10)的背面上，形成有与漏极区域连接的背面电极(30)。表面电极(23)与背面电极(30)由具有相同线膨胀系数的金属所构成，较佳为铜所构成。此外，表面电极(23)与背面电极(30)较佳为具有相同厚度，或大略相同厚度。

公开(公告)号：CN101154577B

公开(公告)日：2011-06-22

申请号：CN200710101040.5

申请日：2007-04-23

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 及川贵弘

IPC: H01L21/28 ,  H01L21/60 ,  H01L21/768 ,  H01L23/485 ,  H01L23/522

CPC classification number: H01L21/76898 ,  H01L21/76841 ,  H01L23/481 ,  H01L29/0657 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/66734 ,  H01L29/7809 ,  H01L29/7813 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2924/09701 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明涉及一种具有通路孔的半导体装置及其制造方法，其目的在于，能够同时实现防止通路孔内的阻挡层覆盖不足和控制通路电阻这两种功能。准备其表面上具有焊盘电极(3)的半导体衬底(1)。然后从半导体衬底(1)的背面向表面方向进行蚀刻，形成使焊盘电极(3)露出的通路孔(8)。接着，用溅射法或者PVD法以及反向溅射法(蚀刻)在通路孔(8)内形成第一阻挡层(11)。通过进行该反向溅射，除去通路孔(8)底部的阻挡层，使焊盘电极(3)露出。然后，在通路孔内露出的焊盘电极(3)上形成第二阻挡层(12)。通过只调节第二阻挡层(12)的膜厚来控制通路电阻。

公开(公告)号：CN101154577A

公开(公告)日：2008-04-02

申请号：CN200710101040.5

申请日：2007-04-23

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 及川贵弘

IPC: H01L21/28 ,  H01L21/60 ,  H01L21/768 ,  H01L23/485 ,  H01L23/522

CPC classification number: H01L21/76898 ,  H01L21/76841 ,  H01L23/481 ,  H01L29/0657 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/66734 ,  H01L29/7809 ,  H01L29/7813 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2924/09701 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明涉及一种具有通路孔的半导体装置及其制造方法，其目的在于，能够同时实现防止通路孔内的阻挡层覆盖不足和控制通路电阻这两种功能。准备其表面上具有焊盘电极(3)的半导体衬底(1)。然后从半导体衬底(1)的背面向表面方向进行蚀刻，形成使焊盘电极(3)露出的通路孔(8)。接着，用溅射法或者PVD法以及反向溅射法(蚀刻)在通路孔(8)内形成第一阻挡层(11)。通过进行该反向溅射，除去通路孔(8)底部的阻挡层，使焊盘电极(3)露出。然后，在通路孔内露出的焊盘电极(3)上形成第二阻挡层(12)。通过只调节第二阻挡层(12)的膜厚来控制通路电阻。

公开(公告)号：CN101145572A

公开(公告)日：2008-03-19

申请号：CN200610171901.2

申请日：2006-12-06

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 及川贵弘

IPC: H01L29/417 ,  H01L21/28

Abstract: 一种半导体装置，目的是谋求半导体装置的低电阻化，其特征在于，具有与第一金属膜(18)抵接的在半导体层上形成的贯通孔(10)；在所述贯通孔(10)的侧壁部上形成的绝缘膜(12)；在不形成所述绝缘膜(12)的所述贯通孔(10)的底部的第一金属膜(18)上和所述半导体层上形成的第二金属膜(13)；在所述贯通孔(10)内的所述绝缘膜(12)以及第一金属膜(18)上形成的阻挡层金属膜(14)以及通过所述阻挡层金属膜(14)在所述贯通孔内形成的配线层(15)。