-
公开(公告)号：CN101604632B
公开(公告)日：2012-03-07
申请号：CN200910140668.5
申请日：2009-06-12
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/329 , H01L21/31 , H01L21/306 , H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/0649 , H01L29/6609
Abstract: 本发明的目的在于确立高耐压、高可靠度的台型半导体装置及其制造方法，以解决因位于PN接合部PNJC处的台沟内壁的第2绝缘膜的厚度较薄而产生耐压劣化与漏电流的问题。本发明的装置及方法，是对以干蚀刻形成的台沟，再以氟酸、硝酸系等蚀刻剂对该台沟的侧壁进行湿蚀刻，由此在台沟的上部形成由突出于台沟的第1绝缘膜所构成的檐部。且利用涂布法或印刷法将绝缘膜形成于台沟内、以及以台沟为中心以形成为比檐部区域还宽广的方式将绝缘膜形成于第1绝缘膜上，而该檐部成为阻止因之后的热处理而流动性变高的绝缘膜流往台沟的底部的障壁。故能以足够厚度的绝缘膜被覆位于PN接合部PNJC处的台沟侧壁，而达耐压的确保及漏电流的降低等目的。
-
公开(公告)号：CN101114592B
公开(公告)日：2012-05-23
申请号：CN200710138312.9
申请日：2007-07-27
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/3065 , H01L21/28
CPC classification number: H01L21/3065 , H01L21/30655 , H01L21/31138 , H01L21/76898 , H01L2224/02372 , H01L2224/05008 , H01L2224/05009 , H01L2224/05025 , H01L2224/05147 , H01L2224/05164 , H01L2224/05166 , H01L2224/05181 , H01L2224/05184 , H01L2224/05186 , H01L2224/05548 , H01L2224/05568 , H01L2224/05569 , H01L2224/05644 , H01L2224/05655 , H01L2224/16 , H01L2924/01004 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/09701 , H01L2924/00014 , H01L2924/04953 , H01L2924/0496 , H01L2924/01074 , H01L2924/0494
Abstract: 本发明提供一种生产效率高且可靠性和合格品率高的半导体装置及其制造方法。进行半导体衬底(1)的背面磨削(背研磨)，把半导体装置减薄。然后在该阶段不进行把由背面磨削产生的损伤层(7)除去而有选择地在半导体衬底的背面形成抗蚀剂层(8)。然后，以抗蚀剂层(8)作为掩模蚀刻半导体衬底(1)，形成通路孔(9)。然后保持将半导体衬底(1)配置在该蚀刻工序所利用的蚀刻装置内的状态，把形成通路孔(9)和除去抗蚀剂层(8)连续进行。这样，把蚀刻工序和其后的灰化工序以一个处理装置连续进行。然后，把半导体衬底(1)背面的损伤层(7)除去和把通路孔(9)内壁面平坦化的工序也以与上述灰化工序同一装置连续进行。
-
公开(公告)号：CN1992151B
公开(公告)日：2011-06-15
申请号：CN200610064213.6
申请日：2006-12-28
Applicant: 三洋电机株式会社 , 三洋半导体制造株式会社 , 三洋半导体株式会社
CPC classification number: H01L2224/11 , H01L2224/16145
Abstract: 一种半导体装置的制造方法。在使用支承体的半导体装置的制造方法中，不使制造工序复杂化，而谋求提高可靠性和成品率。以抗蚀剂层或保护层(20)作为掩模顺序蚀刻除去第二绝缘膜(9)、半导体基板(1)、第一绝缘膜(2)和钝化膜(4)。通过该蚀刻粘接层(5)在该开口部(21)内一部分露出。在此时多个半导体装置分割成各个半导体芯片。接着，如图10所示，通过开口部(21)对露出的粘接层(5)供给溶解剂(25)(例如酒精或丙酮)，通过使粘接力逐渐降低，从半导体基板(1)剥离除去支承体(6)。
-
公开(公告)号：CN101667590A
公开(公告)日：2010-03-10
申请号：CN200910168197.9
申请日：2009-09-03
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L29/06 , H01L29/861 , H01L21/04 , H01L21/329 , H01L27/04
CPC classification number: H01L29/8611 , H01L21/76229 , H01L29/0615 , H01L29/7322
Abstract: 一种既可抑制制造成本，又可谋求与保护环相接的PN接合部的耐压性提升的半导体器件及其制造方法。本发明是在半导体衬底(10)的表面形成N-型半导体层，且在其上层形成P型半导体层。在P型半导体层上形成绝缘膜。之后，形成从绝缘膜至N-型半导体层的厚度方向的途中的多个沟，即第1沟、第2沟及第3沟。多个沟在其中彼此邻接的2个沟中，接近电子元件侧，即接近阳极电极侧的沟形成为比该沟靠外侧的另一沟更浅。之后，在第1沟内、第2沟内及第3沟内充填绝缘材料。之后，将由半导体衬底及迭层于其上层的各层所构成的迭层体，沿着切割线进行切割。
-
公开(公告)号：CN101075554B
公开(公告)日：2010-06-16
申请号：CN200710104155.X
申请日：2007-05-21
Applicant: 三洋电机株式会社 , 三洋半导体制造株式会社 , 三洋半导体株式会社
IPC: H01L21/02 , H01L21/306 , H01L21/28 , H01L21/60
CPC classification number: H01L21/30655 , H01L21/76898 , H01L2224/02372 , H01L2224/05548 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置的制造方法，特别是利用博世工艺形成有通路孔的半导体装置的制造方法，其目的是实现在通路孔内形成均匀的膜。以掩模层(2)作为掩模，利用博世工艺从半导体基板(1)的一面向另一面进行蚀刻，形成贯通该半导体基板(1)的所规定区域的通路孔(3)。接着，除去掩模层(2)。然后，利用干蚀法除去粗糙形状(4)，使通路孔(3)的内壁面平坦。接着，在通路孔(3)内使绝缘膜或阻挡层等形成均匀的膜。
-
Patent Agency Ranking
公开(公告)号：CN101604632A
公开(公告)日：2009-12-16
申请号：CN200910140668.5
申请日：2009-06-12
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/329 , H01L21/31 , H01L21/306 , H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/0649 , H01L29/6609
Abstract: 本发明的目的在于确立高耐压、高可靠度的台型半导体装置及其制造方法的确立，以解决因位于PN接合部PNJC处的台沟内壁的第2绝缘膜的厚度较薄而产生耐压劣化与漏电流的问题。本发明的装置及方法，是对以干蚀刻形成的台沟，再以氟酸、硝酸系等蚀刻剂对该台沟的侧壁进行湿蚀刻，由此在台沟的上部形成由突出于台沟的第1绝缘膜所构成的檐部。且利用涂布法或印刷法将绝缘膜形成于台沟内、以及以台沟为中心以形成为比檐部区域还宽广的方式将绝缘膜形成于第1绝缘膜上，而该檐部成为阻止因之后的热处理而流动性变高的绝缘膜流往台沟的底部的障壁。故能以足够厚度的绝缘膜被覆位于PN接合部PNJC处的台沟侧壁，而达耐压的确保及漏电流的降低等目的。
-
公开(公告)号：CN1992151A
公开(公告)日：2007-07-04
申请号：CN200610064213.6
申请日：2006-12-28
Applicant: 三洋电机株式会社 , 三洋半导体制造株式会社 , 三洋半导体株式会社
CPC classification number: H01L2224/11 , H01L2224/16145
Abstract: 一种半导体装置的制造方法。在使用支承体的半导体装置的制造方法中，不使制造工序复杂化，而谋求提高可靠性和成品率。以抗蚀剂层或保护层(20)作为掩模顺序蚀刻除去第二绝缘膜(9)、半导体基板(1)、第一绝缘膜(2)和钝化膜(4)。通过该蚀刻粘接层(5)在该开口部(21)内一部分露出。在此时多个半导体装置分割成各个半导体芯片。接着，如图10所示，通过开口部(21)对露出的粘接层(5)供给溶解剂(25)(例如酒精或丙酮)，通过使粘接力逐渐降低，从半导体基板(1)剥离除去支承体(6)。
-
公开(公告)号：CN101667590B
公开(公告)日：2013-08-07
申请号：CN200910168197.9
申请日：2009-09-03
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L29/06 , H01L29/861 , H01L21/04 , H01L21/329 , H01L27/04
CPC classification number: H01L29/8611 , H01L21/76229 , H01L29/0615 , H01L29/7322
Abstract: 一种既可抑制制造成本，又可谋求与保护环相接的PN接合部的耐压性提升的半导体器件及其制造方法。本发明是在半导体衬底(10)的表面形成N-型半导体层，且在其上层形成P型半导体层。在P型半导体层上形成绝缘膜。之后，形成从绝缘膜至N-型半导体层的厚度方向的途中的多个沟，即第1沟、第2沟及第3沟。多个沟在其中彼此邻接的2个沟中，接近电子元件侧，即接近阳极电极侧的沟形成为比该沟靠外侧的另一沟更浅。之后，在第1沟内、第2沟内及第3沟内充填绝缘材料。之后，将由半导体衬底及叠层于其上层的各层所构成的叠层体，沿着切割线进行切割。
-
公开(公告)号：CN101114592A
公开(公告)日：2008-01-30
申请号：CN200710138312.9
申请日：2007-07-27
Applicant: 三洋电机株式会社 , 三洋半导体株式会社 , 三洋半导体制造株式会社
IPC: H01L21/3065 , H01L21/28
CPC classification number: H01L21/3065 , H01L21/30655 , H01L21/31138 , H01L21/76898 , H01L2224/02372 , H01L2224/05008 , H01L2224/05009 , H01L2224/05025 , H01L2224/05147 , H01L2224/05164 , H01L2224/05166 , H01L2224/05181 , H01L2224/05184 , H01L2224/05186 , H01L2224/05548 , H01L2224/05568 , H01L2224/05569 , H01L2224/05644 , H01L2224/05655 , H01L2224/16 , H01L2924/01004 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/09701 , H01L2924/00014 , H01L2924/04953 , H01L2924/0496 , H01L2924/01074 , H01L2924/0494
Abstract: 本发明提供一种生产效率高且可靠性和合格品率高的半导体装置及其制造方法。进行半导体衬底(1)的背面磨削(背研磨)，把半导体装置减薄。然后在该阶段不进行把由背面磨削产生的损伤层(7)除去而有选择地在半导体衬底的背面形成抗蚀剂层(8)。然后，以抗蚀剂层(8)作为掩模蚀刻半导体衬底(1)，形成通路孔(9)。然后保持将半导体衬底(1)配置在该蚀刻工序所利用的蚀刻装置内的状态，把形成通路孔(9)和除去抗蚀剂层(8)连续进行。这样，把蚀刻工序和其后的灰化工序以一个处理装置连续进行。然后，把半导体衬底(1)背面的损伤层(7)除去和把通路孔(9)内壁面平坦化的工序也以与上述灰化工序同一装置连续进行。
-
公开(公告)号：CN101075554A
公开(公告)日：2007-11-21
申请号：CN200710104155.X
申请日：2007-05-21
Applicant: 三洋电机株式会社 , 三洋半导体制造株式会社
IPC: H01L21/02 , H01L21/306 , H01L21/28 , H01L21/60
CPC classification number: H01L21/30655 , H01L21/76898 , H01L2224/02372 , H01L2224/05548 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置的制造方法，特别是利用博世工艺形成有通路孔的半导体装置的制造方法，其目的是实现在通路孔内形成均匀的膜。以掩模层(2)作为掩模，利用博世工艺从半导体基板(1)的一面向另一面进行蚀刻，形成贯通该半导体基板(1)的所规定区域的通路孔(3)。接着，除去掩模层(2)。然后，利用干蚀法除去粗糙形状(4)，使通路孔(3)的内壁面平坦。接着，在通路孔(3)内使绝缘膜或阻挡层等形成均匀的膜。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.066 seconds)
