-
公开(公告)号：CN101086613A
公开(公告)日：2007-12-12
申请号：CN200710109967.3
申请日：2007-06-11
Applicant: 三洋电机株式会社
Inventor： 铃木弘之
IPC: G03F1/14 , G03F1/00 , G03F7/20 , H01L21/027
CPC classification number: G03F7/70466 , G03F1/00 , G03F1/44 , G03F7/70433
Abstract: 本发明涉及一种中间掩模、半导体芯片及半导体装置的制造方法，其目的在于在制造半导体晶片上作为产品的半导体芯片和TEG芯片的情况下，增加从1枚晶片得到的半导体芯片的数量，而且，提高半导体芯片的可靠性及成品率。上下设置TEG芯片图案区域(4a、4b)，使在纵向有规则地排列的多个半导体芯片图案区域(3)夹持在其间。使TEG芯片图案区域(4a、4b)各自纵向的长度X实质上为半导体芯片图案区域(3)的纵向长度L的二分之一。当使用该中间掩模(1)时，在连续的曝光工序的边界，两个TEG芯片图案区域变为一个半导体芯片图案的区域。这样，半导体晶片上的TEG芯片图案的面积变小，从而能相应增加半导体芯片的收获量。
-
公开(公告)号：CN101047187A
公开(公告)日：2007-10-03
申请号：CN200710088452.X
申请日：2007-03-27
Applicant: 三洋电机株式会社
IPC: H01L27/112 , H01L23/522 , H01L21/8246 , H01L21/768 , G11C17/10
CPC classification number: H01L27/112 , H01L27/11253
Abstract: 本发明提供一种能够将尺寸减小的存储器及其制造方法。该存储器包括：n型杂质区域(12)，其形成在p型硅基板(11)的主表面上，作为存储器单元(9)中包含的二极管(10)的阴极及字码(7)而起作用；p型杂质区域(14)，其在n型杂质区域(12)的表面上隔开规定的间隔而形成有多个，作为二极管(10)的阳极而起作用；位线(8)，其形成在p型硅基板(11)上，与p型杂质区域(14)连接；配线层(27)，其设置在位线(8)的下层，相对于n型杂质区域(12)每隔规定间隔进行连接。
-
公开(公告)号：CN1316576C
公开(公告)日：2007-05-16
申请号：CN200410089652.3
申请日：2004-10-29
Applicant: 三洋电机株式会社
IPC: H01L21/336 , H01L21/28 , H01L21/8234 , H01L21/84 , H01L29/78 , H01L21/02
CPC classification number: H01L29/6659 , H01L21/2652 , H01L29/665 , H01L29/7833
Abstract: 一种半导体装置的制造方法，不产生硅衬底的削减或碳污染，形成LDD结构或金属硅化物区域。在栅极电极(3)的侧面部形成衬垫(6)时，将绝缘膜(5)的蚀刻分为干蚀刻和湿蚀刻两个阶段进行。另外，使用氮化硅膜作为高浓度杂质物注入时的缓冲膜，利用湿蚀刻除去该膜。其结果可防止硅衬底(1)的削减，防止碳污染，另外，由作为湿蚀刻特征的选择比的大小，杂质区域或硅化物形成区域的深度或电阻的面内的偏差变小。
-
公开(公告)号：CN1612308A
公开(公告)日：2005-05-04
申请号：CN200410089652.3
申请日：2004-10-29
Applicant: 三洋电机株式会社
IPC: H01L21/336 , H01L21/28 , H01L21/8234 , H01L21/84 , H01L29/78 , H01L21/02
CPC classification number: H01L29/6659 , H01L21/2652 , H01L29/665 , H01L29/7833
Abstract: 一种半导体装置的制造方法，不产生硅衬底的削减或碳污染，形成LDD结构或金属硅化物区域。在栅极电极3的侧面部形成衬垫6时，将绝缘膜5的蚀刻分为干蚀刻和湿蚀刻两个阶段进行。另外，使用氮化硅膜作为高浓度杂质物注入时的缓冲膜，利用湿蚀刻除去该膜。其结果可防止硅衬底1的削减，防止碳污染，另外，由作为湿蚀刻特征的选择比的大小，杂质区域或硅化物形成区域的深度或电阻的面内的偏差变小。
-
-
-
Search Results
4
records
(took 0.018 seconds)
