存储器
    1.
    发明授权

    公开(公告)号:CN1885547B

    公开(公告)日:2013-01-30

    申请号:CN200610094023.9

    申请日:2006-06-21

    发明人: 山田光一

    IPC分类号: H01L27/10 H01L27/112

    CPC分类号: H01L27/1021

    摘要: 本发明提供可以减小存储单元尺寸的存储器。该存储器具有:在p型硅基板(11)的主表面上形成,作为在存储单元(9)中包含的二极管(10)的阴极和字线(7)起作用的n型杂质区域(12);在n型杂质区域(12)的表面隔开规定间隔地形成多个,且作为二极管(10)的阳极起作用的p型杂质区域(14);在p型硅基板(11)上形成,与p型杂质区域(14)连接的位线(8);和设置在位线(8)的上层,以每个规定间隔与n型杂质区域(12)连接的布线层(27)。

    存储器
    2.
    发明授权

    公开(公告)号:CN101488368B

    公开(公告)日:2012-03-28

    申请号:CN200810246396.2

    申请日:2008-11-05

    发明人: 山田光一

    IPC分类号: G11C17/06 H01L27/115

    摘要: 本发明提供一种存储器,其构成为,在分别配置规定数量的位线的第一区段和第二区段,同时选择的第一区段的位线的以第一区段的端部为基准的位置和第二区段的位线的以第二区段的端部为基准的位置不同。

    存储器
    3.
    发明公开

    公开(公告)号:CN1969338A

    公开(公告)日:2007-05-23

    申请号:CN200580019279.7

    申请日:2005-06-16

    IPC分类号: G11C11/22

    CPC分类号: G11C11/22

    摘要: 提供一种能抑制非选择存储器单元的数据消失的干扰现象。该存储器具备存储器单元阵列(1),其包括:位线;配置为与位线交叉的字线;连接在位线与字线之间的存储器单元(12)。而且,在该存储器中,通过对所选择的存储器单元(12)进行的包括读出动作、重新写入动作及写入动作的至少一个的存取动作,向存储器单元(12)施加第一电压脉冲和第二电压脉冲,其中第一电压脉冲提供使存储数据反转的第一方向的电场,第二电压脉冲提供不使存储数据反转的与所述第一方向反向的电场,并且对存储器单元(12)进行用于使残留极化量恢复的恢复动作。

    存储器
    4.
    发明公开

    公开(公告)号:CN1877840A

    公开(公告)日:2006-12-13

    申请号:CN200510104807.0

    申请日:2005-09-19

    发明人: 山田光一

    IPC分类号: H01L27/105

    摘要: 本发明提供一种可减小存储器单元大小的存储器。在该存储器中,第一选择晶体管的第一栅极电极和第二选择晶体管的第二栅极电极与字线一体化设置,并且,俯视看,在相对存储器单元的形成区域上第一杂质的延伸方向倾斜的方向上延伸的同时,与第一选择晶体管及第二选择晶体管的形成区域上第一杂质区域交叉地配置。

    反相器电路
    5.
    发明授权

    公开(公告)号:CN101542905B

    公开(公告)日:2012-02-08

    申请号:CN200880000071.4

    申请日:2008-01-08

    发明人: 山田光一

    IPC分类号: H03K19/0185 H03K19/0948

    CPC分类号: H03K19/0948 H03K19/018528

    摘要: 第1开关(M1)接收输入信号。第2开关(M2)与第1开关(M1)并联地接收输入信号。输出电位检测反相器(30)检测从第1开关(M1)与第2开关(M2)的连接点得到的输出信号的电位。输入开关(M3)接收输出电位检测反相器(30),控制是否对第2开关(M2)输入输入信号。输出电位检测反相器(30)进行控制,使得在输出信号的电位超过预定的阈值电压时,输入开关(M3)截止。

    非易失性半导体存储装置,其制造方法以及非易失性存储器阵列

    公开(公告)号:CN101471383A

    公开(公告)日:2009-07-01

    申请号:CN200810185251.6

    申请日:2008-12-24

    发明人: 山田光一

    摘要: 本发明提供一种非易失性半导体存储装置,其制造方法以及非易失性存储器阵列。能简化非易失性半导体存储装置的构造。在半导体基板的上面通过栅极绝缘膜设置由多晶硅构成的浮栅。在浮栅的两侧壁上,设置侧壁绝缘膜。第一杂质扩散层设置在半导体基板内,并与浮栅仅离规定的距离。第二杂质扩散层设置在半导体基板内,并与浮栅重叠。通过在与浮栅电容耦合的第二杂质扩散层上施加高电压对浮栅注入电子。

    存储器及其制造方法
    7.
    发明公开

    公开(公告)号:CN101047187A

    公开(公告)日:2007-10-03

    申请号:CN200710088452.X

    申请日:2007-03-27

    CPC分类号: H01L27/112 H01L27/11253

    摘要: 本发明提供一种能够将尺寸减小的存储器及其制造方法。该存储器包括:n型杂质区域(12),其形成在p型硅基板(11)的主表面上,作为存储器单元(9)中包含的二极管(10)的阴极及字码(7)而起作用;p型杂质区域(14),其在n型杂质区域(12)的表面上隔开规定的间隔而形成有多个,作为二极管(10)的阳极而起作用;位线(8),其形成在p型硅基板(11)上,与p型杂质区域(14)连接;配线层(27),其设置在位线(8)的下层,相对于n型杂质区域(12)每隔规定间隔进行连接。

    存储器
    8.
    发明公开

    公开(公告)号:CN101047034A

    公开(公告)日:2007-10-03

    申请号:CN200710088482.0

    申请日:2007-03-27

    发明人: 山田光一

    CPC分类号: G11C17/10

    摘要: 提供一种以高速工作的存储器。该存储器具有:多个字线;分别连接在多个字线上,通过选择对应的字线,变为导通状态的第一晶体管;分别包含把阴极连接在第一晶体管的源/漏区的一方上的二极管的多个存储单元;连接在第一晶体管的源/漏区的另一方一侧,用于判别从选择的存储单元读出的数据的数据判别部。

    包含显现强磁性隧道效应的存储元件的磁性存储装置

    公开(公告)号:CN1353422A

    公开(公告)日:2002-06-12

    申请号:CN01137875.1

    申请日:2001-11-09

    发明人: 山田光一

    IPC分类号: G11C11/15 G11C7/00

    CPC分类号: H01L27/228 G11C11/16

    摘要: 本发明提供一种在防止放大器(读出放大器)构成变得复杂的同时能够高速读出的磁性存储装置。该磁性存储装置由显现强磁性隧道效应的,两个第1及第2存储元件、两个第1及第2晶体管构成存储单元的同时,并且利用放大器检测出与两个第1及第2存储元件连接的位线及反相位线的电位差。由此,能够容易地读出数据。又,如由显现强磁性隧道效应的1个存储元件与1个晶体管构成的存储单元的情况那样,不必检测出流过位线的微小的电流值。其结果是,放大器的构造不会变得复杂。又,由于不需采用结构复杂的放大器,故能高速地读出。