半导体装置
    1.
    发明授权

    公开(公告)号:CN100393175C

    公开(公告)日:2008-06-04

    申请号:CN00129300.1

    申请日:2000-10-08

    CPC classification number: H04R19/005 H04R19/04

    Abstract: 本发明的课题在于,在使电容话筒一体化用的半导体装置中,防止因不需要的光的入射引起的电路的误操作。在半导体衬底11上形成固定电极层12,利用形成各电路元件的电极布线32在其周边的电路元件区50上构成集成电路网。用屏蔽金属17覆盖电路元件的上方。在钝化膜35上的多个部位上配置衬垫20。在电路元件区50与固定电极层区52之间的区域上形成虚设岛18。对虚设岛18施加电源电位VCC,对P+分离区23施加接地电位GND。

    半导体装置及其制造方法

    公开(公告)号:CN1428864A

    公开(公告)日:2003-07-09

    申请号:CN02159821.5

    申请日:2002-12-27

    CPC classification number: H02M3/073 H01L27/0222 H01L27/0623 H01L27/0921

    Abstract: 一种半导体装置及其制造方法,在电荷泵装置中,为防止闭锁超载现象的发生,实现大电流化而使用。其在P型单晶硅基板50上层积N型外延硅层51A和N型外延硅层51B,在N型外延硅层51B中设置P型阱区域52C。设有与P型阱区域52C的底部相接的P+型埋入层55,在P型阱区域52C中设置MOS晶体管。MOS晶体管具有高浓度源极层N+S及高浓度漏极层N+D、比该高浓度源极层N+S及高浓度漏极层N+D更深地扩散的低浓度源极层N-S或/及漏极层N-D。

    半导体装置及其制造方法

    公开(公告)号:CN1266770C

    公开(公告)日:2006-07-26

    申请号:CN02159821.5

    申请日:2002-12-27

    CPC classification number: H02M3/073 H01L27/0222 H01L27/0623 H01L27/0921

    Abstract: 一种半导体装置及其制造方法,在电荷泵装置中,为防止闭锁超载现象的发生,实现大电流化而使用。其在P型单晶硅衬底50上层积N型外延硅层51A和N型外延硅层51B,在N型外延硅层51B中设置P型阱区域52C。设有与P型阱区域52C的底部相接的P+型埋入层55,在P型阱区域52C中设置MOS晶体管。MOS晶体管具有高浓度源极层N+S及高浓度漏极层N+D、比该高浓度源极层N+S及高浓度漏极层N+D更深地扩散的低浓度源极层N-S或/及漏极层N-D。

    光半导体集成电路装置及其制造方法

    公开(公告)号:CN1246907C

    公开(公告)日:2006-03-22

    申请号:CN03101924.2

    申请日:2003-01-23

    CPC classification number: H01L29/66272 H01L27/0664 H01L27/1443 H01L31/105

    Abstract: 在具有纵向PNP晶体管和光电二极管的现有的光半导体集成电路装置中,因为同一衬底上形成特性不同的两个元件,所以很难同时提高两者的特性。在本发明的具有纵向PNP晶体管(21)和光电二极管(22)的光半导体集成电路装置中,通过非掺杂层叠了第一和第二外延层(24)、(25)。因此,在光电二极管中,能大幅度增加耗尽层形成区域,能实现高速响应。而在纵向PNP(21)晶体管中,用N+型的扩散区域(38)包围了晶体管(21)的形成区域。因此,能大幅度提高纵向PNP晶体管(21)的耐压性。

    半导体装置
    6.
    发明公开

    公开(公告)号:CN1536667A

    公开(公告)日:2004-10-13

    申请号:CN200410033415.5

    申请日:2004-04-07

    CPC classification number: H01L21/8249 H01L27/0623 H01L29/7322 H01L29/735

    Abstract: 一种半导体装置,消减BiCMOS工艺的工序数量。在P型半导体衬底1的表面较深地形成第一N阱3A、第二N阱3B。在第一N阱3A中形成第一P阱4A,并在该第一P阱4A中形成N沟道型MOS晶体管10。第二N阱3B被用于纵型NPN双极晶体管30的集电极。在第二N阱3B中形成第二P阱4B。第二P阱4B和第一P阱4A被同时形成。该第二P阱4B被用于纵型NPN双极晶体管30的基极。在第二P阱4B的表面形成纵型NPN双极晶体管30的N+型发射极层31、P+型基极电极层32。

    半导体集成电路装置及其制造方法

    公开(公告)号:CN1361552A

    公开(公告)日:2002-07-31

    申请号:CN01133842.3

    申请日:2001-12-25

    CPC classification number: H01L29/66272 H01L27/0664 H01L29/0821 H01L29/8611

    Abstract: 本发明的目的是在内装适用于输出晶体管保护的消弧二极管的半导体集成电路装置中对使二极管元件截止时的耐压大幅度地提高的二极管元件进行高效率的集成化。在该半导体集成电路装置中,通过使形成为正极区域的P+型第1埋入层35和形成为负极区域的N+型扩散区域41在深度方向上隔开形成,当在二极管元件21上施加了反向偏置电压时,可以在由PN结的第1和第2外延层25、26构成的N型区域上得到宽幅的过渡层形成区域并由所形成的该过渡层确保耐压,从而能够抑制由击穿电流造成的内部元件损坏。

    半导体集成电路装置及其制造方法

    公开(公告)号:CN100431153C

    公开(公告)日:2008-11-05

    申请号:CN01133842.3

    申请日:2001-12-25

    CPC classification number: H01L29/66272 H01L27/0664 H01L29/0821 H01L29/8611

    Abstract: 本发明的目的是在内装适用于输出晶体管保护的消弧二极管的半导体集成电路装置中对使二极管元件截止时的耐压大幅度地提高的二极管元件进行高效率的集成化。在该半导体集成电路装置中,通过使形成为正极区域的P+型第1埋入层35和形成为负极区域的N+型扩散区域41在深度方向上隔开形成,当在二极管元件21上施加了反向偏置电压时,可以在由PN结的第1和第2外延层25、26构成的N型区域上得到宽幅的过渡层形成区域并由所形成的该过渡层确保耐压,从而能够抑制由击穿电流造成的内部元件损坏。

    非易失性半导体存储装置

    公开(公告)号:CN1316623C

    公开(公告)日:2007-05-16

    申请号:CN200410089757.9

    申请日:2004-11-05

    CPC classification number: G11C17/16 H01L27/112 H01L27/11226

    Abstract: 一种可由用户方写入数字数据的ROM。在各存储晶体管上交替多个层积绝缘层、多个金属层(包含作为最上层的金属层的位线BL)的ROM的存储单元阵列MA中,在设置于第一层间绝缘层18的第一接触孔FC2内的W(钨)插塞上形成绝缘层INS。并且,本发明根据是否由从位线BL施加的规定的写入电压(高电压)对绝缘层INS进行绝缘破坏来向各存储晶体管写入数字数据“1”或“0”。

    电荷泵装置
    10.
    发明授权

    公开(公告)号:CN1260818C

    公开(公告)日:2006-06-21

    申请号:CN02159814.2

    申请日:2002-12-27

    CPC classification number: H01L27/0218 H01L27/0623 H02M3/073

    Abstract: 一种电荷泵装置,可防止闭锁超载现象的发生,同时实现用于该装置的MOS晶体管的高耐压化。其将N型外延半导体层层积于在P型单晶硅衬底(50)上成长的N型外延硅层(51A)上,在外延硅层(51B)中间隔设置P型阱区域(52A、52B)。在P型阱区域(52A、52B)间设置P型分离层(58、59)。而且,设置在P型阱区域(52A、52B)底部相接的P+型埋入层(55),在P+型埋入层之下设置N+型埋入层(56),将电荷转送用晶体管分别设置在P型阱区域(52A、52B)中。

Patent Agency Ranking