公开(公告)号：CN100431153C

公开(公告)日：2008-11-05

申请号：CN01133842.3

申请日：2001-12-25

Applicant: 三洋电机株式会社

Inventor： 大川重明 ,  大古田敏幸

IPC: H01L27/06 ,  H01L21/82

CPC classification number: H01L29/66272 ,  H01L27/0664 ,  H01L29/0821 ,  H01L29/8611

Abstract: 本发明的目的是在内装适用于输出晶体管保护的消弧二极管的半导体集成电路装置中对使二极管元件截止时的耐压大幅度地提高的二极管元件进行高效率的集成化。在该半导体集成电路装置中，通过使形成为正极区域的P+型第1埋入层35和形成为负极区域的N+型扩散区域41在深度方向上隔开形成，当在二极管元件21上施加了反向偏置电压时，可以在由PN结的第1和第2外延层25、26构成的N型区域上得到宽幅的过渡层形成区域并由所形成的该过渡层确保耐压，从而能够抑制由击穿电流造成的内部元件损坏。

公开(公告)号：CN1604329A

公开(公告)日：2005-04-06

申请号：CN200410082581.4

申请日：2004-09-21

Applicant: 三洋电机株式会社

Inventor： 神田良 ,  大川重明 ,  吉武和广

IPC: H01L27/06

CPC classification number: H01L27/0826 ,  H01L21/8224 ,  H01L27/0821

Abstract: 本发明提供一种半导体集成电路装置。在本发明的半导体集成电路装置(1)中，在构成小信号部(2)的岛区域(8、9)中，在衬底(4)和外延层(5)之间形成N型的埋入扩散区域(29)。由此，在构成小信号部(2)的岛区域(8、9)中，实际上，在施加电源电位的N型的埋入扩散区域(29)中区分衬底(4)和第一外延层(5)。其结果，可以防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2)，并防止小信号部(2)的误动作。

公开(公告)号：CN1175710C

公开(公告)日：2004-11-10

申请号：CN00129299.4

申请日：2000-10-08

Applicant: 三洋电机株式会社 ,  星电株式会社

Inventor： 大川重明 ,  大古田敏幸 ,  大林义昭 ,  安田护 ,  佐伯真一 ,  大泽周治

IPC: H04R19/04 ,  H01L27/20

CPC classification number: H04R19/005 ,  H04R19/04

Abstract: 本发明的课题在于防止在半导体驻极体电容话筒中使用的半导体衬底上形成的电子电路的误操作。在半导体衬底11上形成固定电极层12，通过衬垫14设置了振动膜16。将振动膜16的尺寸形成得比固定电极层12的尺寸大，由于将振动膜16作为一种结构要产生寄生电容，故在其间配置屏蔽金属33。

公开(公告)号：CN1341968A

公开(公告)日：2002-03-27

申请号：CN01137074.2

申请日：2001-09-07

Applicant: 三洋电机株式会社

Inventor： 高田忠良 ,  北村修 ,  大川重明 ,  畑博嗣 ,  藤沼近雄

IPC: H01L27/082 ,  H01L21/8222

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76297 ,  H01L21/8228 ,  H01L27/1203

Abstract: 提供一种用于在NPN晶体管与纵型PNP晶体管的介质隔离式互补型双极晶体管中实现晶体管的高耐压化的半导体集成电路装置及其制造方法。在本发明的半导体集成电路装置及其制造方法中,当形成半导体集成电路装置的集电极区域32、33时,通过层叠4层外延层,形成具有能够耐受高压的层厚的集电极区域32、33。另外,为了减低两个晶体管21和22的相互干扰产生的影响并减低寄生晶体管的发生,在V沟槽蚀刻中蚀刻到更深的部位,并通过多晶硅42在两者之间实现了介质隔离。

公开(公告)号：CN1341961A

公开(公告)日：2002-03-27

申请号：CN01135723.1

申请日：2001-09-07

Applicant: 三洋电机株式会社

Inventor： 高田忠良 ,  北村修 ,  大川重明 ,  畑博嗣 ,  藤沼近雄

IPC: H01L21/822 ,  H01L21/331

CPC classification number: H01L21/76297 ,  H01L21/76264 ,  H01L21/8228 ,  H01L21/84 ,  H01L27/1203

Abstract: 本发明在NPN晶体管和纵型PNP晶体管的介质隔离型的互补型双极型晶体管中提供实现晶体管的高耐压化用的一种半导体集成电路装置的制造方法。在形成本发明的半导体集成电路装置的集电区和集电极引出区时,在每个外延层中同时形成集电区的埋入层和集电极引出区的埋入层。然后,使各自的埋入层扩散并使其连接,刻蚀成V槽型。由此,同时形成已被厚膜化的集电区和集电极引出区,实现了高耐压化的半导体集成电路装置。

公开(公告)号：CN101154689B

公开(公告)日：2012-05-09

申请号：CN200710153470.1

申请日：2007-09-20

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 菊池修一 ,  大川重明 ,  中谷清史 ,  田中秀治

IPC: H01L29/872 ,  H01L29/866 ,  H01L29/861 ,  H01L23/62

CPC classification number: H01L27/0788 ,  H01L27/0255 ,  H01L29/0615 ,  H01L29/0692 ,  H01L29/402 ,  H01L29/47 ,  H01L29/866 ,  H01L29/872

Abstract: 一种半导体装置，现有半导体装置存在肖特基势垒二极管的反倾斜电流过度增大的问题。本发明的半导体装置具有：形成于N型外延层(3)上的P型第一及第二阳极扩散层(5、6)及(7、8)；形成于所述外延层(3)上的N型阴极扩散层(10A、11B)；按照包围所述第一及所述第二阳极扩散层且向所述阴极扩散层侧延伸的方式在所述外延层(3)上形成的P型第三阳极扩散层(9A)；所述第一、第二及第三阳极扩散层上形成的肖特基势垒用金属层(14)。

公开(公告)号：CN100393175C

公开(公告)日：2008-06-04

申请号：CN00129300.1

申请日：2000-10-08

Applicant: 三洋电机株式会社 ,  星电株式会社

Inventor： 大川重明 ,  大古田敏幸 ,  大林义昭 ,  安田护 ,  佐伯真一 ,  大泽周治

IPC: H04R19/04 ,  H01L27/20

CPC classification number: H04R19/005 ,  H04R19/04

Abstract: 本发明的课题在于，在使电容话筒一体化用的半导体装置中，防止因不需要的光的入射引起的电路的误操作。在半导体衬底11上形成固定电极层12，利用形成各电路元件的电极布线32在其周边的电路元件区50上构成集成电路网。用屏蔽金属17覆盖电路元件的上方。在钝化膜35上的多个部位上配置衬垫20。在电路元件区50与固定电极层区52之间的区域上形成虚设岛18。对虚设岛18施加电源电位VCC，对P+分离区23施加接地电位GND。

公开(公告)号：CN1933179A

公开(公告)日：2007-03-21

申请号：CN200610127219.3

申请日：2006-09-12

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  中谷清史 ,  大川重明

IPC: H01L29/78 ,  H01L27/04

CPC classification number: H01L29/0696 ,  H01L29/0619 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/4933 ,  H01L29/7816

Abstract: 在以往的半导体装置中，按照有源区域形成无源区域，由此存在难以在无源区域中得到所希望的耐压特性的问题。在本发明的半导体装置中，以椭圆形状配置有MOS晶体管(1)。椭圆形状的直线区域(L)用作有源区域，椭圆形状的曲线区域(R)用作无源区域。在无源区域中，按照曲线形状形成有P型的扩散层(3)。另外，在无源区域的一部分中，形成有P型的扩散层(4)。而且，P型的扩散层(3、4)形成为浮置扩散层，与绝缘层上的金属层进行电容结合，成为施加规定电位的状态。根据该结构，可以提高无源区域中的耐压特性，并且可以维持有源区域的电流能力。

公开(公告)号：CN1604328A

公开(公告)日：2005-04-06

申请号：CN200410082525.0

申请日：2004-09-20

Applicant: 三洋电机株式会社

Inventor： 神田良 ,  大川重明 ,  吉武和广

IPC: H01L27/06

CPC classification number: H01L27/0821 ,  H01L27/0647

Abstract: 在本发明的半导体集成电路装置(1)中，在第二岛区(9)配置二极管(3)。二极管(3)的阳极区和横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)电连接，二极管(3)的阴极区和功率NPN晶体管(4)的集电极区电连接。由此，横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)与其他岛区的分离区相比为低电位，可以防止流入自由载流子(电子)。

公开(公告)号：CN100454583C

公开(公告)日：2009-01-21

申请号：CN200610073802.0

申请日：2006-03-30

Applicant: 三洋电机株式会社

Inventor： 菊地修一 ,  大川重明 ,  中谷清史 ,  高桥利幸

IPC: H01L29/861

Abstract: 本发明提供一种半导体装置。在现有的半导体装置中，存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且，在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11)，与施加了阳极电位的金属层(18)电容耦合。通过该结构，减小耗尽层的大的曲率变化，提高保护二极管(1)的耐压特性。