-
公开(公告)号：CN100454583C
公开(公告)日：2009-01-21
申请号：CN200610073802.0
申请日：2006-03-30
Applicant: 三洋电机株式会社
IPC: H01L29/861
Abstract: 本发明提供一种半导体装置。在现有的半导体装置中，存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且，在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11)，与施加了阳极电位的金属层(18)电容耦合。通过该结构，减小耗尽层的大的曲率变化，提高保护二极管(1)的耐压特性。
-
Patent Agency Ranking
公开(公告)号：CN1855550A
公开(公告)日：2006-11-01
申请号：CN200610073802.0
申请日：2006-03-30
Applicant: 三洋电机株式会社
IPC: H01L29/861
Abstract: 本发明提供一种半导体装置。在现有的半导体装置中，存在有不能提高为保护元件不受过电压破坏而设置的保护二极管的耐压特性的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)的表面上形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)下方形成有P型扩散层(9)。并且，在比P型扩散层(9)靠近阴极区域侧形成浮置状态的P型扩散层(10、11)，与施加了阳极电位的金属层(18)电容耦合。通过该结构，减小耗尽层的大的曲率变化，提高保护二极管(1)的耐压特性。
-
公开(公告)号：CN1855549A
公开(公告)日：2006-11-01
申请号：CN200610073801.6
申请日：2006-03-30
Applicant: 三洋电机株式会社
IPC: H01L29/861
Abstract: 本发明提供了一种半导体装置。在现有的半导体装置中，存在有不能将保护元件不受过电压破坏而设置的保护二极管的耐压特性提高的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)表面形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)的下方形成有P型扩散层(7)。并且，与P型扩散层(7)连结并向阴极区域侧形成P型扩散层(9)。在P型扩散层(9)的上方形成施加了阳极电位的金属层(18)，可得到场板效果。通过该结构，减小耗尽层的大的曲率变化，使保护二极管(1)的耐压特性提高。
-
公开(公告)号：CN100474588C
公开(公告)日：2009-04-01
申请号：CN200610004208.6
申请日：2006-01-28
Applicant: 三洋电机株式会社
Abstract: 一种半导体装置，在现有的半导体装置中，在施加有高电位的配线层在分离区域上面交叉的区域存在在该分离区域耐压劣化的问题。在本发明的半导体装置中，在衬底(2)上堆积外延层(3)，在被分离区域(4)区分的区域形成有LDMOSFET1。在与漏极电极(16)连接的配线层(18)于分离区域(4)上面交叉的区域，在配线层(18)下方形成有接地电位的导电屏极(24)和浮置状态的导电屏极(25)。根据该结构，在配线层(18)下方，分离区域(4)附近的电场被缓和，LDMOSFET1的耐压特性提高。
-
公开(公告)号：CN100454582C
公开(公告)日：2009-01-21
申请号：CN200610073801.6
申请日：2006-03-30
Applicant: 三洋电机株式会社
IPC: H01L29/861
Abstract: 本发明提供了一种半导体装置。在现有的半导体装置中，存在有不能将保护元件不受过电压破坏而设置的保护二极管的耐压特性提高的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)表面形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)的下方形成有P型扩散层(7)。并且，与P型扩散层(7)连结并向阴极区域侧形成P型扩散层(9)。在P型扩散层(9)的上方形成施加了阳极电位的金属层(18)，可得到场板效果。通过该结构，减小耗尽层的大的曲率变化，使保护二极管(1)的耐压特性提高。
-
公开(公告)号：CN1841741A
公开(公告)日：2006-10-04
申请号：CN200610004208.6
申请日：2006-01-28
Applicant: 三洋电机株式会社
Abstract: 一种半导体装置，在现有的半导体装置中，在施加有高电位的配线层在分离区域上面交叉的区域存在在该分离区域耐压劣化的问题。在本发明的半导体装置中，在衬底(2)上堆积外延层(3)，在被分离区域(4)区分的区域形成有LDMOSFET1。在与漏极电极(16)连接的配线层(18)于分离区域(4)上面交叉的区域，在配线层(18)下方形成有接地电位的导电屏极(24)和浮置状态的导电屏极(25)。根据该结构，在配线层(18)下方，分离区域(4)附近的电场被缓和，LDMOSFET1的耐压特性提高。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
