半导体集成电路装置
    1.
    发明授权

    公开(公告)号:CN1305138C

    公开(公告)日:2007-03-14

    申请号:CN200410082581.4

    申请日:2004-09-21

    CPC classification number: H01L27/0826 H01L21/8224 H01L27/0821

    Abstract: 本发明提供一种半导体集成电路装置。在本发明的半导体集成电路装置(1)中,在构成小信号部(2)的岛区域(8、9)中,在衬底(4)和外延层(5)之间形成N型的埋入扩散区域(29)。由此,在构成小信号部(2)的岛区域(8、9)中,实际上,在施加电源电位的N型的埋入扩散区域(29)中区分衬底(4)和第一外延层(5)。其结果,可以防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2),并防止小信号部(2)的误动作。

    半导体集成电路装置
    2.
    发明公开

    公开(公告)号:CN1604329A

    公开(公告)日:2005-04-06

    申请号:CN200410082581.4

    申请日:2004-09-21

    CPC classification number: H01L27/0826 H01L21/8224 H01L27/0821

    Abstract: 本发明提供一种半导体集成电路装置。在本发明的半导体集成电路装置(1)中,在构成小信号部(2)的岛区域(8、9)中,在衬底(4)和外延层(5)之间形成N型的埋入扩散区域(29)。由此,在构成小信号部(2)的岛区域(8、9)中,实际上,在施加电源电位的N型的埋入扩散区域(29)中区分衬底(4)和第一外延层(5)。其结果,可以防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2),并防止小信号部(2)的误动作。

    半导体集成电路装置
    3.
    发明授权

    公开(公告)号:CN1324709C

    公开(公告)日:2007-07-04

    申请号:CN200410082525.0

    申请日:2004-09-20

    CPC classification number: H01L27/0821 H01L27/0647

    Abstract: 在本发明的半导体集成电路装置(1)中,在第二岛区(9)配置二极管(3)。二极管(3)的阳极区和横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)电连接,二极管(3)的阴极区和功率NPN晶体管(4)的集电极区电连接。由此,横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)与其他岛区的分离区相比为低电位,可以防止流入自由载流子(电子)。

    半导体集成电路装置
    4.
    发明公开

    公开(公告)号:CN1604327A

    公开(公告)日:2005-04-06

    申请号:CN200410082521.2

    申请日:2004-09-20

    CPC classification number: H01L21/8224 H01L27/0821 H01L29/7322

    Abstract: 在本发明的半导体集成电路装置(1)中,在构成小信号部(2)的第一以及第二岛区(7、8)中,在衬底(4)和外延层(5)之间形成N型的埋入扩散区(27)。而且,N型的埋入扩散区(27)与被施加了电源电位的N型的扩散区(25、26)连结。由此,在构成小信号部(2)的区域(7、8)中,由被施加了电源电位的N型的埋入扩散区(27)来区分衬底(4)和外延层(5)。其结果,可防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2),可以防止小信号部(2)的误动作。

    半导体集成电路装置
    6.
    发明授权

    公开(公告)号:CN1309080C

    公开(公告)日:2007-04-04

    申请号:CN200410082521.2

    申请日:2004-09-20

    CPC classification number: H01L21/8224 H01L27/0821 H01L29/7322

    Abstract: 在本发明的半导体集成电路装置(1)中,在构成小信号部(2)的第一以及第二岛区(7、8)中,在衬底(4)和外延层(5)之间形成N型的埋入扩散区(27)。而且,N型的埋入扩散区(27)与被施加了电源电位的N型的扩散区(25、26)连结。由此,在构成小信号部(2)的区域(7、8)中,由被施加了电源电位的N型的埋入扩散区(27)来区分衬底(4)和外延层(5)。其结果,可防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2),可以防止小信号部(2)的误动作。

    半导体集成电路装置
    8.
    发明公开

    公开(公告)号:CN1604328A

    公开(公告)日:2005-04-06

    申请号:CN200410082525.0

    申请日:2004-09-20

    CPC classification number: H01L27/0821 H01L27/0647

    Abstract: 在本发明的半导体集成电路装置(1)中,在第二岛区(9)配置二极管(3)。二极管(3)的阳极区和横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)电连接,二极管(3)的阴极区和功率NPN晶体管(4)的集电极区电连接。由此,横向PNP晶体管(2)形成的第一岛区(8)的分离区(7)与其他岛区的分离区相比为低电位,可以防止流入自由载流子(电子)。

Patent Agency Ranking