公开(公告)号：CN101060122B

公开(公告)日：2012-05-30

申请号：CN200710096164.9

申请日：2007-04-18

Applicant: 三洋电机株式会社

Inventor： 广岛崇 ,  五嶋一智

IPC: H01L27/06

CPC classification number: H01L27/0814 ,  H01L27/0783 ,  H01L29/0692 ,  H01L29/8611

Abstract: 本发明提供一种具有二极管元件的半导体装置，其目的在于防止由纵向型寄生双极晶体管引起的漏电流并提高电流效率。该半导体装置在N阱层(2)上设置元件分离绝缘膜(3a)，在由元件分离绝缘膜(3a)包围的N阱层(2)上形成第一P+层(4)和与第一P+层(4)分离开的第二P+层(5)。在第一P+层(4)和第二P+层(5)之间的N阱层(2)上形成电极层(10)。在元件分离绝缘膜(3a)、(3b)之间的N阱层(2)上形成接触用的N+层(3)。第一P+层(4)与阳极配线(8)连接，电极层(10)、第二P+层(5)及N+层(13)与阴极配线(12)连接。这样，在半导体基板(1)上形成利用横向型PNP双极晶体管(60)的二极管元件。

公开(公告)号：CN100346478C

公开(公告)日：2007-10-31

申请号：CN200410033415.5

申请日：2004-04-07

Applicant: 三洋电机株式会社

Inventor： 五嶋一智 ,  大古田敏幸 ,  谷口敏光

IPC: H01L27/06

CPC classification number: H01L21/8249 ,  H01L27/0623 ,  H01L29/7322 ,  H01L29/735

Abstract: 一种半导体装置，消减BiCMOS工艺的工序数量。在P型半导体衬底1的表面较深地形成第一N阱3A、第二N阱3B。在第一N阱3A中形成第一P阱4A，并在该第一P阱4A中形成N沟道型MOS晶体管10。第二N阱3B被用于纵型NPN双极晶体管30的集电极。在第二N阱3B中形成第二P阱4B。第二P阱4B和第一P阱4A被同时形成。该第二P阱4B被用于纵型NPN双极晶体管30的基极。在第二P阱4B的表面形成纵型NPN双极晶体管30的N+型发射极层31、P+型基极电极层32。

公开(公告)号：CN1315178C

公开(公告)日：2007-05-09

申请号：CN200410001883.4

申请日：2004-01-15

Applicant: 三洋电机株式会社

Inventor： 饭塚胜彦 ,  五嶋一智 ,  谷口敏光 ,  大谷敏晴

IPC: H01L21/822

CPC classification number: H01L28/20

Abstract: 本发明公开了一种半导体装置的制造方法。本发明要解决的课题是，得到高电阻，温度系数小，而且薄膜电阻的单晶片面内均匀性优良的电阻元件。解决课题的手段是，在半导体基板(1)上形成场氧化膜(2)，在该场氧化膜(2)上用LPCVD法形成非掺杂的硅膜(3)。硅膜(3)是非晶硅膜或多晶硅膜。向该硅膜(3)进行BF2+离子注入。并且在该离子注入前或离子注入后进行750℃以下低温的N2退火。

公开(公告)号：CN1519915A

公开(公告)日：2004-08-11

申请号：CN200410001883.4

申请日：2004-01-15

Applicant: 三洋电机株式会社

Inventor： 饭塚胜彦 ,  五嶋一智 ,  谷口敏光 ,  大谷敏晴

IPC: H01L21/822

CPC classification number: H01L28/20

Abstract: 本发明公开了一种半导体装置的制造方法。本发明要解决的课题是，得到高电阻，温度系数小，而且薄膜电阻的单晶片面内均匀性优良的电阻元件。解决课题的手段是，在半导体基板(1)上形成场氧化膜(2)，在该场氧化膜(2)上用LPCVD法形成非掺杂的硅膜(3)。硅膜(3)是非晶硅膜或多晶硅膜。向该硅膜(3)进行BF2+离子注入。并且在该离子注入前或离子注入后进行750℃以下低温的N2退火。

公开(公告)号：CN101060122A

公开(公告)日：2007-10-24

申请号：CN200710096164.9

申请日：2007-04-18

Applicant: 三洋电机株式会社

Inventor： 广岛崇 ,  五嶋一智

IPC: H01L27/06

CPC classification number: H01L27/0814 ,  H01L27/0783 ,  H01L29/0692 ,  H01L29/8611

Abstract: 本发明提供一种具有二极管元件的半导体装置，其目的在于防止由纵向型寄生双极晶体管引起的漏电流并提高电流效率。该半导体装置在N阱层(2)上设置元件分离绝缘膜(3a)，在由元件分离绝缘膜(3a)包围的N阱层(2)上形成第一P+层(4)和与第一P+层(4)分离开的第二P+层(5)。在第一P+层(4)和第二P+层(5)之间的N阱层(2)上形成电极层(10)。在元件分离绝缘膜(3a)、(3b)之间的N阱层(2)上形成接触用的N+层(3)。第一P+层(4)与阳极配线(8)连接，电极层(10)、第二P+层(5)及N+层(13)与阴极配线(12)连接。这样，在半导体基板(1)上形成利用横向型PNP双极晶体管(60)的二极管元件。

公开(公告)号：CN1536667A

公开(公告)日：2004-10-13

申请号：CN200410033415.5

申请日：2004-04-07

Applicant: 三洋电机株式会社

Inventor： 五嶋一智 ,  大古田敏幸 ,  谷口敏光

IPC: H01L27/06

CPC classification number: H01L21/8249 ,  H01L27/0623 ,  H01L29/7322 ,  H01L29/735

Abstract: 一种半导体装置，消减BiCMOS工艺的工序数量。在P型半导体衬底1的表面较深地形成第一N阱3A、第二N阱3B。在第一N阱3A中形成第一P阱4A，并在该第一P阱4A中形成N沟道型MOS晶体管10。第二N阱3B被用于纵型NPN双极晶体管30的集电极。在第二N阱3B中形成第二P阱4B。第二P阱4B和第一P阱4A被同时形成。该第二P阱4B被用于纵型NPN双极晶体管30的基极。在第二P阱4B的表面形成纵型NPN双极晶体管30的N+型发射极层31、P+型基极电极层32。