-
公开(公告)号:CN101060122B
公开(公告)日:2012-05-30
申请号:CN200710096164.9
申请日:2007-04-18
Applicant: 三洋电机株式会社
IPC: H01L27/06
CPC classification number: H01L27/0814 , H01L27/0783 , H01L29/0692 , H01L29/8611
Abstract: 本发明提供一种具有二极管元件的半导体装置,其目的在于防止由纵向型寄生双极晶体管引起的漏电流并提高电流效率。该半导体装置在N阱层(2)上设置元件分离绝缘膜(3a),在由元件分离绝缘膜(3a)包围的N阱层(2)上形成第一P+层(4)和与第一P+层(4)分离开的第二P+层(5)。在第一P+层(4)和第二P+层(5)之间的N阱层(2)上形成电极层(10)。在元件分离绝缘膜(3a)、(3b)之间的N阱层(2)上形成接触用的N+层(3)。第一P+层(4)与阳极配线(8)连接,电极层(10)、第二P+层(5)及N+层(13)与阴极配线(12)连接。这样,在半导体基板(1)上形成利用横向型PNP双极晶体管(60)的二极管元件。
-
公开(公告)号:CN102130135B
公开(公告)日:2013-08-07
申请号:CN201010607464.0
申请日:2010-12-27
Inventor: 广岛崇
IPC: H01L27/115 , H01L29/423 , H01L21/8247 , H01L21/28
CPC classification number: H01L21/28273 , H01L21/26513 , H01L21/26586 , H01L27/11519 , H01L27/11521 , H01L27/11556 , H01L29/42336 , H01L29/66825 , H01L29/7881
Abstract: 一种非易失性半导体存储装置及其制造方法,能够提高N+型源极层和浮栅的耦合率来改善程序特性并且谋求存储单元面积的缩小化。在N+型源极层(4)的两侧形成有槽(3)。槽(3)的侧壁由与两个STI2的端面平行的槽侧壁(2a)和槽侧壁(2b)、由与STI2垂直的面构成的槽侧壁(3a)及与槽侧壁(3a)不平行的槽侧壁(3b)构成。从这样构成的槽(3)的上部,在槽侧壁(3a)上平行地且在P型阱层(1)上垂直地或者具有角度地离子注入砷离子等,从而形成以宽的面积与从槽(3)底面延伸至槽侧壁(3b)的浮栅(FG6)对置的N+型源极层(4)。
-
公开(公告)号:CN102130135A
公开(公告)日:2011-07-20
申请号:CN201010607464.0
申请日:2010-12-27
Inventor: 广岛崇
IPC: H01L27/115 , H01L29/423 , H01L21/8247 , H01L21/28
CPC classification number: H01L21/28273 , H01L21/26513 , H01L21/26586 , H01L27/11519 , H01L27/11521 , H01L27/11556 , H01L29/42336 , H01L29/66825 , H01L29/7881
Abstract: 一种非易失性半导体存储装置及其制造方法,能够提高N+型源极层和浮栅的耦合率来改善程序特性并且谋求存储单元面积的缩小化。在N+型源极层(4)的两侧形成有槽(3)。槽(3)的侧壁由与两个STI2的端面平行的槽侧壁(2a)和槽侧壁(2b)、由与STI2垂直的面构成的槽侧壁(3a)及与槽侧壁(3a)不平行的槽侧壁(3b)构成。从这样构成的槽(3)的上部,在槽侧壁(3a)上平行地且在P型阱层(1)上垂直地或者具有角度地离子注入砷离子等,从而形成以宽的面积与从槽(3)底面延伸至槽侧壁(3b)的浮栅(FG6)对置的N+型源极层(4)。
-
公开(公告)号:CN101060122A
公开(公告)日:2007-10-24
申请号:CN200710096164.9
申请日:2007-04-18
Applicant: 三洋电机株式会社
IPC: H01L27/06
CPC classification number: H01L27/0814 , H01L27/0783 , H01L29/0692 , H01L29/8611
Abstract: 本发明提供一种具有二极管元件的半导体装置,其目的在于防止由纵向型寄生双极晶体管引起的漏电流并提高电流效率。该半导体装置在N阱层(2)上设置元件分离绝缘膜(3a),在由元件分离绝缘膜(3a)包围的N阱层(2)上形成第一P+层(4)和与第一P+层(4)分离开的第二P+层(5)。在第一P+层(4)和第二P+层(5)之间的N阱层(2)上形成电极层(10)。在元件分离绝缘膜(3a)、(3b)之间的N阱层(2)上形成接触用的N+层(3)。第一P+层(4)与阳极配线(8)连接,电极层(10)、第二P+层(5)及N+层(13)与阴极配线(12)连接。这样,在半导体基板(1)上形成利用横向型PNP双极晶体管(60)的二极管元件。
-
-
-