图像处理方法及其系统
    1.
    发明公开

    公开(公告)号:CN117350937A

    公开(公告)日:2024-01-05

    申请号:CN202310763496.7

    申请日:2023-06-27

    Abstract: 一种图像处理系统,包括:输入接口,其被配置为接收第一方向图像和第二方向图像,第一方向图像对应于半导体装置的在第一方向上的视图,第二方向图像对应于半导体装置的在产生第一方向图像的第一高度处与第一方向交叉的第二方向上的视图;处理器,其被配置为执行基于第一方向图像检测边缘的边缘检测操作,并且对第一方向图像执行图像二值化操作;以及学习装置,其被配置为通过机器学习比较基于图像二值化操作获得的第一线宽与基于第二方向图像获得的第二线宽,并且学习使第一线宽和第二线宽之间的相关性最大化的图像二值化操作的条件。还提供了一种图像处理方法。

    半导体器件及制造半导体器件的方法

    公开(公告)号:CN117637700A

    公开(公告)日:2024-03-01

    申请号:CN202310789538.4

    申请日:2023-06-29

    Abstract: 提供了一种半导体器件及其制造方法。所述半导体器件可以包括:衬底,所述衬底包括芯片区域和包封所述芯片区域的边缘区域;以及至少一个粗键图案,所述至少一个粗键图案在所述边缘区域上被划分成精细键图案,所述精细键图案在第一方向上延伸并且在与所述第一方向交叉的第二方向上彼此间隔开。每一个所述精细键图案可以包括:第一键图案,所述第一键图案在所述第一方向上延伸;以及第二键图案,所述第二键图案包括沿着所述第一键图案的第一侧表面延伸的第一部分和沿着所述第一键图案的与所述第一侧表面相反的第二侧表面延伸的第二部分。当在所述第二方向上测量时,所述第一部分和所述第二部分中的每一者的宽度可以小于所述第一键图案的宽度。

    半导体存储器装置
    5.
    发明公开

    公开(公告)号:CN116896867A

    公开(公告)日:2023-10-17

    申请号:CN202211673253.6

    申请日:2022-12-26

    Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括:有源部分,由器件隔离图案限定,有源部分包括位于有源部分的中心部分的第一杂质区域和位于有源部分的端部部分的第二杂质区域;字线,设置在有源部分上并沿第一方向延伸;位线,设置在字线上并沿与第一方向交叉的第二方向延伸;位线接触件,设置在位线和有源部分的第一杂质区域之间;存储节点垫,设置在有源部分的第二杂质区域上;以及存储节点接触件,设置在存储节点垫上并且设置在位线的一侧。

    半导体器件
    6.
    发明授权

    公开(公告)号:CN108574003B

    公开(公告)日:2021-05-18

    申请号:CN201810170688.6

    申请日:2018-03-01

    Abstract: 本公开涉及半导体器件。一种半导体器件包括从衬底凸出并在第一方向上延伸的鳍式有源区域、覆盖鳍式有源区域的上表面和侧壁并在交叉第一方向的第二方向上延伸的栅电极、在栅电极的彼此相反的侧壁上的栅极间隔物结构、在栅电极上并在第二方向上延伸的绝缘封盖层、在栅电极的彼此相反的侧壁上且在栅极间隔物结构的上表面上的绝缘衬垫、以及在栅电极的侧面的自对准接触。绝缘衬垫可以具有小于栅极间隔物结构的第一厚度的第二厚度。自对准接触的侧壁可以与栅极间隔物结构和绝缘衬垫接触。

    形成图案的方法和使用该方法制造半导体器件的方法

    公开(公告)号:CN119230389A

    公开(公告)日:2024-12-31

    申请号:CN202410789023.9

    申请日:2024-06-19

    Abstract: 提供了形成图案的方法和使用该方法制造半导体器件的方法。形成图案的方法包括:在衬底中形成第一凹陷;在衬底上形成延伸到第一凹陷中的第一掩模层;对第一掩模层执行热处理工艺;去除第一掩模层的上部以在第一凹陷中形成第一掩模,第一掩模包括第一掩模层的下部;在衬底和第一掩模上形成第二掩模,第二掩模包括相对于蚀刻工艺具有比第一掩模的耐受性大的耐受性的材料;以及使用第二掩模作为蚀刻掩模对衬底执行蚀刻工艺,以在衬底上形成图案。

    用于制造半导体器件的方法
    8.
    发明公开

    公开(公告)号:CN118197905A

    公开(公告)日:2024-06-14

    申请号:CN202311692230.4

    申请日:2023-12-11

    Abstract: 一种用于制造半导体器件的方法,所述方法包括:在晶片上形成叠层,其中,所述叠层包括多个层;在所述叠层上形成光刻胶图案;确定所述叠层的所述多个层当中的至少一个层的材料是否已经改变以及用于形成所述叠层的所述多个层的多个工艺当中的至少一个工艺是否已经改变;在确定出所述至少一个层的材料或所述至少一个工艺已经改变时,改变用于套刻测量的第一波长;以及使用改变后的用于套刻测量的第一波长来测量套刻。

    半导体器件
    9.
    发明授权

    公开(公告)号:CN107452797B

    公开(公告)日:2022-08-09

    申请号:CN201710286361.0

    申请日:2017-04-27

    Abstract: 本公开涉及半导体器件。一种半导体器件包括具有有源图案的衬底、交叉有源图案的导电图案、在导电图案的至少一个侧表面上的间隔物结构、以及在导电图案上的封盖结构。封盖结构包括第一封盖图案和第二封盖图案。第二封盖图案设置在第一封盖图案的顶表面和间隔物结构的顶表面上。

    半导体器件
    10.
    发明公开

    公开(公告)号:CN108574003A

    公开(公告)日:2018-09-25

    申请号:CN201810170688.6

    申请日:2018-03-01

    Abstract: 本公开涉及半导体器件。一种半导体器件包括从衬底凸出并在第一方向上延伸的鳍式有源区域、覆盖鳍式有源区域的上表面和侧壁并在交叉第一方向的第二方向上延伸的栅电极、在栅电极的彼此相反的侧壁上的栅极间隔物结构、在栅电极上并在第二方向上延伸的绝缘封盖层、在栅电极的彼此相反的侧壁上且在栅极间隔物结构的上表面上的绝缘衬垫、以及在栅电极的侧面的自对准接触。绝缘衬垫可以具有小于栅极间隔物结构的第一厚度的第二厚度。自对准接触的侧壁可以与栅极间隔物结构和绝缘衬垫接触。

Patent Agency Ranking