-
公开(公告)号：CN107452687B
公开(公告)日：2022-06-21
申请号：CN201710271947.X
申请日：2017-04-24
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体装置，所述半导体装置包括：半导体基板，包括主芯片区域及与主芯片区域相邻的划线通道区域，划线通道区域包括与主芯片区域相邻的第一区及与第一区相邻的第二区；绝缘层，安置在半导体基板上；第一压印结构，在绝缘层的与第一区对应的第一区域中安置在所述绝缘层的第一表面上；第二压印结构，在绝缘层的与第二区对应的第二区域中安置在所述绝缘层的第一表面上；以及挡坝结构，在与第一压印结构对应的位置处设置在绝缘层的第一区域中，挡坝结构在和绝缘层的与半导体基板相邻的第二表面所垂直的方向上延伸。
-
公开(公告)号：CN108573918B
公开(公告)日：2023-07-28
申请号：CN201810188499.1
申请日：2018-03-07
Applicant: 三星电子株式会社
IPC: H01L21/78 , H01L23/488
Abstract: 一种对衬底进行分割的方法包括：制备衬底，所述衬底包括具有划片槽区及器件区的晶体半导体层、位于所述晶体半导体层上的介电层以及与所述介电层实体接触且设置在所述晶体半导体层的所述划片槽区上的分隔结构；在所述晶体半导体层中形成非晶区；以及在形成所述非晶区之后，在所述晶体半导体层上执行研磨工艺。所述非晶区形成在所述晶体半导体层的所述划片槽区中。
-
公开(公告)号：CN117116897A
公开(公告)日：2023-11-24
申请号：CN202310552682.6
申请日：2023-05-16
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/24
Abstract: 一种半导体封装，包括：下衬底；半导体芯片，设置在下衬底上；上衬底，设置在半导体芯片上，具有面向半导体芯片的下表面，并且包括设置在下表面下方的阶梯结构；连接结构，设置在半导体芯片周围，并且将下衬底连接到上衬底；以及密封物，填充下衬底和上衬底之间的空间，并且将半导体芯片和连接结构中的每一个的至少一部分密封。该上衬底的下表面具有第一表面部和第二表面部，第一表面部上设置有阶梯结构，第二表面部具有相对于阶梯结构的下表面的阶梯，并且第二表面部在上衬底的相对边缘之间延伸。
-
公开(公告)号：CN116264166A
公开(公告)日：2023-06-16
申请号：CN202211140501.0
申请日：2022-09-19
Applicant: 三星电子株式会社
Abstract: 公开了一种制造半导体封装的方法，包括：估计焊球附接工艺中的误差、基于估计的误差来确定球工具的规格和焊球附接工艺的方法、基于焊球附接工艺的方法，根据确定的球工具的规格来制造球工具、以及基于焊球附接工艺的方法来执行焊球附接工艺。确定球工具的规格和焊球附接工艺的方法包括：确定球工具中的多个保持器的数量以及多个保持器中的每一个的位置和宽度、确定基板的多个工作区的数量以及多个工作区中的每一个的位置和宽度、以及将基板划分为多个工作区。
-
公开(公告)号：CN116031166A
公开(公告)日：2023-04-28
申请号：CN202211184904.5
申请日：2022-09-27
Applicant: 三星电子株式会社
IPC: H01L21/56
Abstract: 一种制造半导体封装件的方法可以包括：提供衬底，所述衬底具有分别沿着所述衬底的彼此相对的第一侧部和第二侧部设置的第一切割区域和第二切割区域，以及位于第一切割区域和第二切割区域之间的安装区域；在安装区域上设置至少一个半导体芯片；在衬底上形成模制构件；以及从模制构件去除虚设流道部分的至少一部分和虚设卷边部分。模制构件可以包括密封部分、设置在衬底的第二侧部外侧的虚设卷边部分以及在第二切割区域上连接密封部分和虚设卷边部分的多个虚设流道部分。衬底可以包括位于第二切割区域中的粘附力减小焊盘，所述粘附力减小焊盘可以分别接触虚设流道部分。
-
Patent Agency Ranking
公开(公告)号：CN106488651B
公开(公告)日：2019-06-18
申请号：CN201610681556.0
申请日：2016-08-17
Applicant: 三星电子株式会社
IPC: H05K1/11 , H05K3/34 , H01L23/48 , H01L23/488
CPC classification number: H05K1/0219 , H01L2224/16225 , H01L2224/48091 , H01L2224/48227 , H01L2924/15311 , H01L2924/181 , H05K1/111 , H05K1/183 , H05K3/0073 , H05K3/22 , H05K3/3452 , H05K3/4007 , H05K2201/0373 , H05K2201/0376 , H05K2201/09409 , H05K2201/09745 , H05K2201/0989 , H05K2203/1105 , Y02P70/611 , H01L2924/00012 , H01L2924/00014
Abstract: 公开了一种印刷电路板、其制造方法及包括其的半导体封装件，所述印刷电路板包括：基础基底，包括在基础基底的上表面上的芯片安装区域；多个连接焊盘结构，在芯片安装区域中；以及延伸图案，在基础基底上，与来自所述多个连接焊盘结构中的两个相邻的连接焊盘结构中的每个隔开，且在所述两个相邻的连接焊盘结构之间延伸。所述多个连接焊盘结构的上表面位于比延伸图案的上表面高的水平面处。
-
公开(公告)号：CN108573918A
公开(公告)日：2018-09-25
申请号：CN201810188499.1
申请日：2018-03-07
Applicant: 三星电子株式会社
IPC: H01L21/78 , H01L23/488
Abstract: 一种对衬底进行分割的方法包括：制备衬底，所述衬底包括具有划片槽区及器件区的晶体半导体层、位于所述晶体半导体层上的介电层以及与所述介电层实体接触且设置在所述晶体半导体层的所述划片槽区上的分隔结构；在所述晶体半导体层中形成非晶区；以及在形成所述非晶区之后，在所述晶体半导体层上执行研磨工艺。所述非晶区形成在所述晶体半导体层的所述划片槽区中。
-
公开(公告)号：CN115346929A
公开(公告)日：2022-11-15
申请号：CN202210139668.9
申请日：2022-02-15
Applicant: 三星电子株式会社
Abstract: 一种半导体封装，包括：封装基板，具有从封装基板的上表面延伸到封装基板的下表面的连通孔；半导体芯片，附接到封装基板的上表面；辅助芯片，附接到封装基板的下表面；外部连接端子，附接到封装基板的下表面且与辅助芯片间隔开；以及密封件，密封半导体芯片和辅助芯片并填充连通孔。
-
公开(公告)号：CN110729209A
公开(公告)日：2020-01-24
申请号：CN201910617940.8
申请日：2019-07-09
Applicant: 三星电子株式会社
IPC: H01L21/603 , H01L23/488
Abstract: 提供了用于接合半导体封装的方法、接合头以及半导体封装件，所述方法包括：将半导体芯片装载在衬底上，并通过使用接合工具将半导体芯片接合到衬底，所述接合工具包括用于按压半导体芯片的按压表面以及从按压表面的一侧延伸的倾斜表面。将半导体芯片接合到衬底包括：通过按压接合工具使设置在衬底和半导体芯片之间的接合剂变形，并且使接合剂变形包括：通过将接合剂的一部分突出超过半导体芯片来生成圆角，并以圆角的顶表面沿着所述倾斜表面生长的方式生长圆角。
-
公开(公告)号：CN107452687A
公开(公告)日：2017-12-08
申请号：CN201710271947.X
申请日：2017-04-24
Applicant: 三星电子株式会社
CPC classification number: H01L23/562 , H01L21/78 , H01L23/585 , H01L2224/16225 , H01L2924/181 , H01L2924/00012 , H01L27/0203
Abstract: 本发明提供一种半导体装置，所述半导体装置包括：半导体基板，包括主芯片区域及与主芯片区域相邻的划线通道区域，划线通道区域包括与主芯片区域相邻的第一区及与第一区相邻的第二区；绝缘层，安置在半导体基板上；第一压印结构，在绝缘层的与第一区对应的第一区域中安置在所述绝缘层的第一表面上；第二压印结构，在绝缘层的与第二区对应的第二区域中安置在所述绝缘层的第一表面上；以及挡坝结构，在与第一压印结构对应的位置处设置在绝缘层的第一区域中，挡坝结构在和绝缘层的与半导体基板相邻的第二表面所垂直的方向上延伸。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.028 seconds)
