公开(公告)号：CN107068637B

公开(公告)日：2019-10-01

申请号：CN201610879501.0

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 李宝罗 ,  郑在皓 ,  白南奎 ,  禹孝锡 ,  尹贤淑 ,  李光镕

IPC: H01L23/48 ,  H01L23/58

Abstract: 一种半导体芯片，包括：衬底上的栅极图案；栅极图案上的层间绝缘层；在层间绝缘层上的第一布线结构；以及电连接到所述栅极图案和第一布线结构的缺陷探测电路。第一布线结构通过接触插塞电连接到栅极图案，该接触插塞穿过所述层间绝缘层。所述缺陷探测电路电连接到所述栅极图案和第一布线结构，且所述缺陷探测电路被构造成探测所述第一布线结构以及所述栅极图案和衬底中的至少一个内的缺陷。

公开(公告)号：CN109841576B

公开(公告)日：2024-01-30

申请号：CN201811432624.5

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 金善大 ,  赵允来 ,  白南奎

IPC: H01L23/00

Abstract: 本发明提供一种半导体器件、包括其的半导体晶片和半导体封装。该半导体器件包括基板，基板包括第一区域和在俯视图中至少部分地围绕第一区域的第二区域。保护图案设置在基板的第二区域上，并在俯视图中至少部分地围绕基板的第一区域。保护沟槽交叠保护图案并沿着保护图案在俯视图中至少部分地围绕基板的第一区域。保护沟槽的宽度不同于保护图案的宽度。

公开(公告)号：CN107452687B

公开(公告)日：2022-06-21

申请号：CN201710271947.X

申请日：2017-04-24

Applicant: 三星电子株式会社

Inventor： 金善大 ,  白亨吉 ,  赵允来 ,  白南奎

IPC: H01L23/00 ,  H01L27/02

Abstract: 本发明提供一种半导体装置，所述半导体装置包括：半导体基板，包括主芯片区域及与主芯片区域相邻的划线通道区域，划线通道区域包括与主芯片区域相邻的第一区及与第一区相邻的第二区；绝缘层，安置在半导体基板上；第一压印结构，在绝缘层的与第一区对应的第一区域中安置在所述绝缘层的第一表面上；第二压印结构，在绝缘层的与第二区对应的第二区域中安置在所述绝缘层的第一表面上；以及挡坝结构，在与第一压印结构对应的位置处设置在绝缘层的第一区域中，挡坝结构在和绝缘层的与半导体基板相邻的第二表面所垂直的方向上延伸。

公开(公告)号：CN110767636A

公开(公告)日：2020-02-07

申请号：CN201910201970.0

申请日：2019-03-15

Applicant: 三星电子株式会社

Inventor： 张A·N ,  白南奎 ,  赵允来 ,  韩承宪

IPC: H01L25/065 ,  H01L25/18 ,  H01L23/498 ,  H01L23/488 ,  H01L23/49

Abstract: 一种半导体封装，包括：封装基板；多个外部连接，封装基板下方；主芯片，在封装基板上；至少一个从芯片，在主芯片上；多个第一凸块和多个第二凸块，在封装基板与主芯片之间；以及多根引线，将封装基板与至少一个从芯片相连。封装基板包括：多条第一路径，将多个第一凸块与多个外部连接相连；以及多条第二路径，将多个第二凸块与多根引线相连。封装基板的上表面包括沿第一方向延伸的第一边和第二边以及沿第二方向延伸的第三边和第四边。

公开(公告)号：CN108573918A

公开(公告)日：2018-09-25

申请号：CN201810188499.1

申请日：2018-03-07

Applicant: 三星电子株式会社

Inventor： 赵允来 ,  金善大 ,  白亨吉 ,  白南奎 ,  申承勋 ,  元东勋

IPC: H01L21/78 ,  H01L23/488

Abstract: 一种对衬底进行分割的方法包括：制备衬底，所述衬底包括具有划片槽区及器件区的晶体半导体层、位于所述晶体半导体层上的介电层以及与所述介电层实体接触且设置在所述晶体半导体层的所述划片槽区上的分隔结构；在所述晶体半导体层中形成非晶区；以及在形成所述非晶区之后，在所述晶体半导体层上执行研磨工艺。所述非晶区形成在所述晶体半导体层的所述划片槽区中。

公开(公告)号：CN108573918B

公开(公告)日：2023-07-28

申请号：CN201810188499.1

申请日：2018-03-07

Applicant: 三星电子株式会社

Inventor： 赵允来 ,  金善大 ,  白亨吉 ,  白南奎 ,  申承勋 ,  元东勋

IPC: H01L21/78 ,  H01L23/488

Abstract: 一种对衬底进行分割的方法包括：制备衬底，所述衬底包括具有划片槽区及器件区的晶体半导体层、位于所述晶体半导体层上的介电层以及与所述介电层实体接触且设置在所述晶体半导体层的所述划片槽区上的分隔结构；在所述晶体半导体层中形成非晶区；以及在形成所述非晶区之后，在所述晶体半导体层上执行研磨工艺。所述非晶区形成在所述晶体半导体层的所述划片槽区中。

公开(公告)号：CN110828392A

公开(公告)日：2020-02-21

申请号：CN201910635252.4

申请日：2019-07-15

Applicant: 三星电子株式会社

Inventor： 韩承宪 ,  赵允来 ,  白南奎 ,  A·N·张

IPC: H01L23/31 ,  H01L23/528

Abstract: 本申请提供了半导体器件和半导体封装。半导体器件具有半导体芯片区域和切割线区域，所述半导体芯片区域包含半导体芯片和钝化膜的覆盖所述半导体芯片的第一部分，所述切割线区域包含连接到所述钝化膜的第一部分的所述钝化膜的第二部分、从钝化膜的第二部分的远端突出的第一绝缘膜、以及第一布线的至少一部分。第一绝缘膜的第一部分沿着钝化膜的第二部分的远端设置，第一绝缘膜的第二部分横向突出超过第一绝缘膜的第一部分，并且第一布线横向突出超出第一绝缘膜的第二部分。

公开(公告)号：CN109841576A

公开(公告)日：2019-06-04

申请号：CN201811432624.5

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 金善大 ,  赵允来 ,  白南奎

IPC: H01L23/00

Abstract: 本发明提供一种半导体器件、包括其的半导体晶片和半导体封装。该半导体器件包括基板，基板包括第一区域和在俯视图中至少部分地围绕第一区域的第二区域。保护图案设置在基板的第二区域上，并在俯视图中至少部分地围绕基板的第一区域。保护沟槽交叠保护图案并沿着保护图案在俯视图中至少部分地围绕基板的第一区域。保护沟槽的宽度不同于保护图案的宽度。

公开(公告)号：CN107452687A

公开(公告)日：2017-12-08

申请号：CN201710271947.X

申请日：2017-04-24

Applicant: 三星电子株式会社

Inventor： 金善大 ,  白亨吉 ,  赵允来 ,  白南奎

IPC: H01L23/00 ,  H01L27/02

CPC classification number: H01L23/562 ,  H01L21/78 ,  H01L23/585 ,  H01L2224/16225 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L27/0203

Abstract: 本发明提供一种半导体装置，所述半导体装置包括：半导体基板，包括主芯片区域及与主芯片区域相邻的划线通道区域，划线通道区域包括与主芯片区域相邻的第一区及与第一区相邻的第二区；绝缘层，安置在半导体基板上；第一压印结构，在绝缘层的与第一区对应的第一区域中安置在所述绝缘层的第一表面上；第二压印结构，在绝缘层的与第二区对应的第二区域中安置在所述绝缘层的第一表面上；以及挡坝结构，在与第一压印结构对应的位置处设置在绝缘层的第一区域中，挡坝结构在和绝缘层的与半导体基板相邻的第二表面所垂直的方向上延伸。

公开(公告)号：CN107068637A

公开(公告)日：2017-08-18

申请号：CN201610879501.0

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 李宝罗 ,  郑在皓 ,  白南奎 ,  禹孝锡 ,  尹贤淑 ,  李光镕

IPC: H01L23/48 ,  H01L23/58

CPC classification number: H01L23/481 ,  H01L23/585

Abstract: 一种半导体芯片，包括：衬底上的栅极图案；栅极图案上的层间绝缘层；在层间绝缘层上的第一布线结构；以及电连接到所述栅极图案和第一布线结构的缺陷探测电路。第一布线结构通过接触插塞电连接到栅极图案，该接触插塞穿过所述层间绝缘层。所述缺陷探测电路电连接到所述栅极图案和第一布线结构，且所述缺陷探测电路被构造成探测所述第一布线结构以及所述栅极图案和衬底中的至少一个内的缺陷。