公开(公告)号：CN107068637A

公开(公告)日：2017-08-18

申请号：CN201610879501.0

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 李宝罗 ,  郑在皓 ,  白南奎 ,  禹孝锡 ,  尹贤淑 ,  李光镕

IPC: H01L23/48 ,  H01L23/58

CPC classification number: H01L23/481 ,  H01L23/585

Abstract: 一种半导体芯片，包括：衬底上的栅极图案；栅极图案上的层间绝缘层；在层间绝缘层上的第一布线结构；以及电连接到所述栅极图案和第一布线结构的缺陷探测电路。第一布线结构通过接触插塞电连接到栅极图案，该接触插塞穿过所述层间绝缘层。所述缺陷探测电路电连接到所述栅极图案和第一布线结构，且所述缺陷探测电路被构造成探测所述第一布线结构以及所述栅极图案和衬底中的至少一个内的缺陷。

公开(公告)号：CN114078817A

公开(公告)日：2022-02-22

申请号：CN202110935533.9

申请日：2021-08-16

Applicant: 三星电子株式会社

Inventor： 禹孝锡 ,  尹贤淑 ,  李在恩 ,  金准奭

IPC: H01L23/528

Abstract: 一种半导体器件包括第一金属布线图案区域以及在平面图中不与第一金属布线图案区域重叠的第二金属布线图案区域。第一金属布线图案区域包括第一图案，第二金属布线图案区域包括第二图案，该第二图案与第一图案间隔开并包括一条或更多条线。第一金属布线图案区域包括辅助图案，该辅助图案包括一条或更多条线。辅助图案与第二图案间隔开，平行于第二图案，并且在第一图案和第二图案之间。辅助图案的一端连接到第一图案。

公开(公告)号：CN107068637B

公开(公告)日：2019-10-01

申请号：CN201610879501.0

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 李宝罗 ,  郑在皓 ,  白南奎 ,  禹孝锡 ,  尹贤淑 ,  李光镕

IPC: H01L23/48 ,  H01L23/58

Abstract: 一种半导体芯片，包括：衬底上的栅极图案；栅极图案上的层间绝缘层；在层间绝缘层上的第一布线结构；以及电连接到所述栅极图案和第一布线结构的缺陷探测电路。第一布线结构通过接触插塞电连接到栅极图案，该接触插塞穿过所述层间绝缘层。所述缺陷探测电路电连接到所述栅极图案和第一布线结构，且所述缺陷探测电路被构造成探测所述第一布线结构以及所述栅极图案和衬底中的至少一个内的缺陷。

公开(公告)号：CN106601745B

公开(公告)日：2019-08-30

申请号：CN201610354031.6

申请日：2016-05-25

Applicant: 三星电子株式会社

Inventor： 尹贤淑 ,  尹壮根 ,  金善煐 ,  郑在皓

IPC: H01L27/115 ,  H01L27/11517 ,  H01L27/11551 ,  H01L27/11526

Abstract: 提供了一种存储装置。所述存储装置包括：单元区域，包括与基底的上表面垂直地延伸的通道区域和与通道区域相邻地堆叠在基底上的多个栅电极层；以及外围电路区域，包括设置在单元区域附近的第一有源区域、面积大于第一有源区域的面积的第二有源区域、连接到第一有源区域的多个第一接触件以及连接到第二有源区域的多个第二接触件。所述多个第一接触件之间的距离小于所述多个第二接触件之间的距离。

公开(公告)号：CN106601745A

公开(公告)日：2017-04-26

申请号：CN201610354031.6

申请日：2016-05-25

Applicant: 三星电子株式会社

Inventor： 尹贤淑 ,  尹壮根 ,  金善煐 ,  郑在皓

IPC: H01L27/115 ,  H01L27/11517 ,  H01L27/11551 ,  H01L27/11526

Abstract: 提供了一种存储装置。所述存储装置包括：单元区域，包括与基底的上表面垂直地延伸的通道区域和与通道区域相邻地堆叠在基底上的多个栅电极层；以及外围电路区域，包括设置在单元区域附近的第一有源区域、面积大于第一有源区域的面积的第二有源区域、连接到第一有源区域的多个第一接触件以及连接到第二有源区域的多个第二接触件。所述多个第一接触件之间的距离小于所述多个第二接触件之间的距离。