-
公开(公告)号：CN118825056A
公开(公告)日：2024-10-22
申请号：CN202410467940.5
申请日：2024-04-18
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L23/31 , H01L21/78 , B23K26/38 , B23K101/40
Abstract: 半导体芯片包括有源层，其在下面的基底衬底的顶表面上。有源层具有：(i)接合表面，在有源层中，接合表面界定底部有源层与在底部有源层上延伸的顶部有源层之间的界面，以及(ii)倒角边缘，其完全延伸穿过顶部有源层以完全暴露其侧壁，但仅部分地穿过底部有源层，使得倒角边缘的竖直高度大于顶部有源层的厚度但小于顶部有源层和底部有源层的组合厚度。还提供保护层，其覆盖有源层的顶表面的至少一部分。倒角边缘的底部的竖直高度可以高于基底衬底的顶表面的竖直高度。
-
公开(公告)号：CN119495657A
公开(公告)日：2025-02-21
申请号：CN202410577404.0
申请日：2024-05-10
Applicant: 三星电子株式会社
Inventor： 李光镕
IPC: H01L23/48 , H01L23/498 , H10B80/00 , H01L25/065 , H01L25/18
Abstract: 半导体封装件包括：下部半导体裸片堆叠件，其中下部半导体裸片以阶梯方式垂直堆叠以在第一水平方向上延伸；上部半导体裸片堆叠件，其中上部半导体裸片以阶梯方式垂直堆叠在下部半导体裸片堆叠件上以在第一反向水平方向上延伸；布线结构，在上部半导体裸片堆叠件上方；接合引线组，将下部半导体裸片和上部半导体裸片连接到布线结构。接合引线组包括第一接合引线组，其包括将上部和下部半导体裸片中的第一多个半导体裸片连接到布线结构的接合引线。接合引线组包括连接第一多个半导体裸片中的第二多个半导体裸片的第一弯曲引线、连接到第一弯曲引线的第一向上引线、连接到第一向上引线的第一倾斜引线和将第一倾斜引线连接到布线结构的第二向上引线。
-
公开(公告)号：CN107068637A
公开(公告)日：2017-08-18
申请号：CN201610879501.0
申请日：2016-10-08
Applicant: 三星电子株式会社
CPC classification number: H01L23/481 , H01L23/585
Abstract: 一种半导体芯片，包括：衬底上的栅极图案；栅极图案上的层间绝缘层；在层间绝缘层上的第一布线结构；以及电连接到所述栅极图案和第一布线结构的缺陷探测电路。第一布线结构通过接触插塞电连接到栅极图案，该接触插塞穿过所述层间绝缘层。所述缺陷探测电路电连接到所述栅极图案和第一布线结构，且所述缺陷探测电路被构造成探测所述第一布线结构以及所述栅极图案和衬底中的至少一个内的缺陷。
-
公开(公告)号：CN107068637B
公开(公告)日：2019-10-01
申请号：CN201610879501.0
申请日：2016-10-08
Applicant: 三星电子株式会社
Abstract: 一种半导体芯片，包括：衬底上的栅极图案；栅极图案上的层间绝缘层；在层间绝缘层上的第一布线结构；以及电连接到所述栅极图案和第一布线结构的缺陷探测电路。第一布线结构通过接触插塞电连接到栅极图案，该接触插塞穿过所述层间绝缘层。所述缺陷探测电路电连接到所述栅极图案和第一布线结构，且所述缺陷探测电路被构造成探测所述第一布线结构以及所述栅极图案和衬底中的至少一个内的缺陷。
-
Patent Agency Ranking
公开(公告)号：CN101441994B
公开(公告)日：2013-10-23
申请号：CN200810181349.4
申请日：2008-11-19
Applicant: 三星电子株式会社
IPC: H01L21/00 , H01L21/60 , H01L21/673 , H01L21/677
CPC classification number: B23K1/0016 , B23K1/002 , B23K2101/40 , H01L24/75 , H01L24/81 , H01L2224/48091 , H01L2224/81191 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01033 , H01L2924/01047 , H01L2924/01082 , H01L2924/15311 , H01L2924/3025 , H01L2924/351 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供了一种直插式封装设备和方法。所述直插式封装设备包括第一处理单元、输入储存单元、加热单元和输出储存单元。第一处理单元执行球附着工艺或芯片安装工艺。在第一处理单元完成了加工的加工对象被容纳在盒体中，从而被垂直堆叠，并且各具有一个或多个加工对象的多个盒体被储存在输入堆存器中。加热单元通过感应加热方法对储存在输入堆存器中的盒体中的加工对象执行回流工艺。完成了回流工艺的加工对象被容纳在盒体中，然后被储存在输出堆存器中。
-
公开(公告)号：CN119786472A
公开(公告)日：2025-04-08
申请号：CN202410791064.1
申请日：2024-06-19
Applicant: 三星电子株式会社
Inventor： 李光镕
IPC: H01L23/485 , H01L23/482 , H01L23/488 , H01L21/60
Abstract: 本公开提供了半导体封装件及其制造方法。该半导体封装件可以包括下部结构和位于下部结构上的上部结构。下部结构可以包括第一半导体基板、位于第一半导体基板上的第一焊盘和包围第一焊盘的第一绝缘层。上部结构包括第二半导体基板、位于第二半导体基板上的第二焊盘和包围第二焊盘的第二绝缘层。下部结构的侧表面和上部结构的侧表面在下部结构与上部结构之间的结合表面附近形成阶梯状结构。第一绝缘层包括延伸到比第一绝缘层的顶表面高的高度并且插入到第二绝缘层中的突出部分。
-
公开(公告)号：CN119517859A
公开(公告)日：2025-02-25
申请号：CN202410463227.3
申请日：2024-04-17
Applicant: 三星电子株式会社
Inventor： 李光镕
IPC: H01L23/31 , H01L23/544 , H10B80/00 , H01L21/50 , H01L21/56
Abstract: 提供一种半导体封装件及其制造方法。半导体封装件包括封装件基板以及堆叠在封装件基板上并经由引线电连接到封装件基板的至少两个半导体芯片，其中该至少两个半导体芯片当中位于下侧的第一半导体芯片在没有粘合剂的情况下耦接到位于第一半导体芯片上方的第二半导体芯片。
-
-
公开(公告)号：CN101441994A
公开(公告)日：2009-05-27
申请号：CN200810181349.4
申请日：2008-11-19
Applicant: 三星电子株式会社
IPC: H01L21/00 , H01L21/60 , H01L21/673 , H01L21/677
CPC classification number: B23K1/0016 , B23K1/002 , B23K2101/40 , H01L24/75 , H01L24/81 , H01L2224/48091 , H01L2224/81191 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01033 , H01L2924/01047 , H01L2924/01082 , H01L2924/15311 , H01L2924/3025 , H01L2924/351 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供了一种直插式封装设备和方法。所述直插式封装设备包括第一处理单元、输入储存单元、加热单元和输出储存单元。第一处理单元执行球附着工艺或芯片安装工艺。在第一处理单元完成了加工的加工对象被容纳在盒体中，从而被垂直堆叠，并且各具有一个或多个加工对象的多个盒体被储存在输入堆存器中。加热单元通过感应加热方法对储存在输入堆存器中的盒体中的加工对象执行回流工艺。完成了回流工艺的加工对象被容纳在盒体中，然后被储存在输出堆存器中。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.032 seconds)
