半导体器件、包括其的半导体晶片及半导体封装

    公开(公告)号:CN109841576A

    公开(公告)日:2019-06-04

    申请号:CN201811432624.5

    申请日:2018-11-28

    Abstract: 本发明提供一种半导体器件、包括其的半导体晶片和半导体封装。该半导体器件包括基板,基板包括第一区域和在俯视图中至少部分地围绕第一区域的第二区域。保护图案设置在基板的第二区域上,并在俯视图中至少部分地围绕基板的第一区域。保护沟槽交叠保护图案并沿着保护图案在俯视图中至少部分地围绕基板的第一区域。保护沟槽的宽度不同于保护图案的宽度。

    半导体装置
    2.
    发明公开

    公开(公告)号:CN107452687A

    公开(公告)日:2017-12-08

    申请号:CN201710271947.X

    申请日:2017-04-24

    Abstract: 本发明提供一种半导体装置,所述半导体装置包括:半导体基板,包括主芯片区域及与主芯片区域相邻的划线通道区域,划线通道区域包括与主芯片区域相邻的第一区及与第一区相邻的第二区;绝缘层,安置在半导体基板上;第一压印结构,在绝缘层的与第一区对应的第一区域中安置在所述绝缘层的第一表面上;第二压印结构,在绝缘层的与第二区对应的第二区域中安置在所述绝缘层的第一表面上;以及挡坝结构,在与第一压印结构对应的位置处设置在绝缘层的第一区域中,挡坝结构在和绝缘层的与半导体基板相邻的第二表面所垂直的方向上延伸。

    半导体器件、包括其的半导体晶片及半导体封装

    公开(公告)号:CN109841576B

    公开(公告)日:2024-01-30

    申请号:CN201811432624.5

    申请日:2018-11-28

    Abstract: 本发明提供一种半导体器件、包括其的半导体晶片和半导体封装。该半导体器件包括基板,基板包括第一区域和在俯视图中至少部分地围绕第一区域的第二区域。保护图案设置在基板的第二区域上,并在俯视图中至少部分地围绕基板的第一区域。保护沟槽交叠保护图案并沿着保护图案在俯视图中至少部分地围绕基板的第一区域。保护沟槽的宽度不同于保护图案的宽度。

    半导体装置
    4.
    发明授权

    公开(公告)号:CN107452687B

    公开(公告)日:2022-06-21

    申请号:CN201710271947.X

    申请日:2017-04-24

    Abstract: 本发明提供一种半导体装置,所述半导体装置包括:半导体基板,包括主芯片区域及与主芯片区域相邻的划线通道区域,划线通道区域包括与主芯片区域相邻的第一区及与第一区相邻的第二区;绝缘层,安置在半导体基板上;第一压印结构,在绝缘层的与第一区对应的第一区域中安置在所述绝缘层的第一表面上;第二压印结构,在绝缘层的与第二区对应的第二区域中安置在所述绝缘层的第一表面上;以及挡坝结构,在与第一压印结构对应的位置处设置在绝缘层的第一区域中,挡坝结构在和绝缘层的与半导体基板相邻的第二表面所垂直的方向上延伸。

    衬底、分割衬底的方法及半导体器件

    公开(公告)号:CN108573918B

    公开(公告)日:2023-07-28

    申请号:CN201810188499.1

    申请日:2018-03-07

    Abstract: 一种对衬底进行分割的方法包括:制备衬底,所述衬底包括具有划片槽区及器件区的晶体半导体层、位于所述晶体半导体层上的介电层以及与所述介电层实体接触且设置在所述晶体半导体层的所述划片槽区上的分隔结构;在所述晶体半导体层中形成非晶区;以及在形成所述非晶区之后,在所述晶体半导体层上执行研磨工艺。所述非晶区形成在所述晶体半导体层的所述划片槽区中。

    衬底、分割衬底的方法及半导体器件

    公开(公告)号:CN108573918A

    公开(公告)日:2018-09-25

    申请号:CN201810188499.1

    申请日:2018-03-07

    Abstract: 一种对衬底进行分割的方法包括:制备衬底,所述衬底包括具有划片槽区及器件区的晶体半导体层、位于所述晶体半导体层上的介电层以及与所述介电层实体接触且设置在所述晶体半导体层的所述划片槽区上的分隔结构;在所述晶体半导体层中形成非晶区;以及在形成所述非晶区之后,在所述晶体半导体层上执行研磨工艺。所述非晶区形成在所述晶体半导体层的所述划片槽区中。

Patent Agency Ranking