-
公开(公告)号：CN101101951A
公开(公告)日：2008-01-09
申请号：CN200710128603.X
申请日：2007-07-04
Applicant: 株式会社东芝
IPC: H01L33/00
CPC classification number: H01L33/20 , H01L33/382 , H01L33/46 , H01L33/60 , H01L2224/48091 , H01L2224/73265 , H01L2224/8592 , H01L2924/00014
Abstract: 一种半导体发光元件，包括：半导体衬底，其具有第一表面和朝向第一表面的相反侧的第二表面，该半导体衬底具有形成在第一表面中的凹进部分，并且该凹进部分具有V形横截面；形成在凹进部分的内表面上的反射层；形成在反射层上的第一电极；形成在第二表面上发光层，和形成在发光层上的第二电极。
-
公开(公告)号：CN1989630A
公开(公告)日：2007-06-27
申请号：CN200680000332.3
申请日：2006-02-21
Applicant: 株式会社东芝
IPC: H01L33/00 , H01S5/042 , H01L21/285 , H01L29/45
CPC classification number: H01S5/0425 , B82Y20/00 , H01L21/28575 , H01L29/2003 , H01L29/452 , H01L33/32 , H01L33/40 , H01S5/2231 , H01S5/34333 , H01S2301/173 , H01S2304/00
Abstract: 一种半导体器件，包括：p型氮化物半导体层(14)；以及p侧电极(18)，包括连接到所述氮化物半导体层(14)的表面的氧化钯膜(30)。
-
公开(公告)号：CN1885581A
公开(公告)日：2006-12-27
申请号：CN200610093141.8
申请日：2006-06-22
Applicant: 株式会社东芝
CPC classification number: H01L33/507 , H01L33/505 , H01L33/60 , H01L2224/45144 , H01L2224/48091 , H01L2924/3025 , H01S5/005 , H01S5/02248 , H01S5/0228 , H01S5/183 , H01S5/32341 , H01S5/327 , H01L2924/00014 , H01L2924/00
Abstract: 一种半导体发光装置，包括：半导体发光元件，发射紫外范围和可见范围内的光束；以及荧光元件，吸收来自所述半导体发光元件的所述光束，并在光出射方向上输出可见光束，所述光出射方向不同于发光方向。在所述半导体发光装置内吸收由所述发光元件发射的所述光束。
-
公开(公告)号：CN108206206B
公开(公告)日：2022-02-22
申请号：CN201710766837.0
申请日：2017-08-31
Applicant: 株式会社东芝
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明涉及半导体装置及其制造方法，提供能够提高性能的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括：通过使用了包含第1元素的气体的干法蚀刻去除设置于包含Alx1Ga1－x1N(0≤x1
-
-
Patent Agency Ranking
-
公开(公告)号：CN109524308A
公开(公告)日：2019-03-26
申请号：CN201810160353.6
申请日：2018-02-27
Applicant: 株式会社东芝
IPC: H01L21/338 , H01L29/06 , H01L29/78
Abstract: 本发明涉及半导体装置及其制造方法，能够得到高阈值。根据实施方式，半导体装置包括第1～第3电极、第1～第3层以及绝缘层。第1层包括远离第1电极的第1面、远离第2电极的第2面以及远离第3电极并且倾斜的第3面。第2层包括设置于第1电极与第1面之间的第1部分区域、设置于第2电极与第2面之间的第2部分区域以及设置于第3电极与第3面之间的第3部分区域。第3层包括设置于第1电极与第1部分区域之间的第4部分区域、设置于第2电极与第2部分区域之间的第5部分区域以及设置于第3电极与第3部分区域之间的第6部分区域。与第4、第5部分区域、第1、第2电极分别电连接。绝缘层设置于第3电极与第6部分区域之间。
-
公开(公告)号：CN109119471A
公开(公告)日：2019-01-01
申请号：CN201810160330.5
申请日：2018-02-27
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/06 , H01L29/20 , H01L21/336
Abstract: 本发明涉及半导体装置及其制造方法，提供能够降低导通电阻的半导体装置及其制造方法。根据实施方式，半导体装置包括第1～第3电极、第1～第3半导体区域。第1电极处于第2、第3电极之间。第1半导体区域包括Alx1Ga1－x1N。第1半导体区域的第1～第3部分区域远离第1～第3电极。第1部分区域比第2、第3部分区域厚。第2半导体区域包括Alx2Ga1－x2N(x2＜x1)。第2半导体区域的第4～第6部分区域处于第1电极与第1部分区域之间、第2电极与第2部分区域之间、第3电极与第3部分区域之间。第4部分区域比第5、第6部分区域薄。第3半导体区域包括Alx3Ga1－x3N(x2＜x3)。第3半导体区域处于第2电极与第5部分区域之间以及第3电极与第6部分区域之间。
-
公开(公告)号：CN103682009B
公开(公告)日：2017-04-12
申请号：CN201310331650.X
申请日：2013-08-01
Applicant: 株式会社东芝
CPC classification number: H01L21/02381 , H01L21/02458 , H01L21/02505 , H01L21/0254 , H01L21/0262
Abstract: 本发明涉及氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法。根据一个实施例，一种氮化物半导体晶片包括：硅衬底；缓冲部，其被设置在所述硅衬底上；以及功能层，其被设置在所述缓冲部上且包含氮化物半导体。所述缓冲部包括包含氮化物半导体的第一到第n缓冲层（n是4或更大的整数）。所述第一到第n缓冲层中的第i缓冲层（i是1或更大且小于n的整数）具有在与所述第一缓冲层的主表面平行的第一方向上的晶格长度Wi。在所述第i缓冲层上设置的第（i+1）缓冲层具有在所述第一方向上的晶格长度W(i+1)。在所述第一到第n缓冲层中，所述第i缓冲层和所述第（i+1）缓冲层满足(W(i+1)‑Wi)/Wi≤0.008的关系。
-
公开(公告)号：CN103311095B
公开(公告)日：2016-04-13
申请号：CN201210560783.X
申请日：2012-12-20
Applicant: 株式会社东芝
CPC classification number: H01L21/02389 , H01L21/02381 , H01L21/02458 , H01L21/0254 , H01L33/007 , H01L33/12
Abstract: 根据一个实施例，公开了一种用于制造氮化物半导体层的方法。所述方法可以包括：在基底的主表面上形成第一下层，在所述第一下层上形成第一上层。所述第一下层具有沿平行于所述主表面的第一轴的第一晶格间距。所述第一上层具有大于所述第一晶格间距的沿所述第一轴的第二晶格间距。至少一部分所述第一上层具有第一压缩应变。在第一与第二晶格间距之间的差与所述第一晶格间距的比不小于0.005且不大于0.019。在平行于所述主表面的方向上的所述第一上层的生长速率大于在垂直于所述主表面的方向上的所述第一上层的生长速率。
-
-
-
-
-
-
-
-
-
Search Results
113
records
(took 0.039 seconds)
