公开(公告)号：CN108376645A

公开(公告)日：2018-08-07

申请号：CN201710766821.X

申请日：2017-08-31

Applicant: 株式会社东芝

Inventor： 上杉谦次郎 ,  新留彩 ,  加藤大望 ,  蔵口雅彦 ,  布上真也

IPC: H01L21/033 ,  H01L21/3065

CPC classification number: H01L29/7787 ,  H01L21/02046 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66462

Abstract: 提供能够提高性能的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括通过使用了包含第1元素的气体的干蚀刻而去除设置在包含Alx1Ga1－x1N(0≤x1

公开(公告)号：CN108206206A

公开(公告)日：2018-06-26

申请号：CN201710766837.0

申请日：2017-08-31

Applicant: 株式会社东芝

Inventor： 上杉谦次郎 ,  彦坂年辉 ,  布上真也

IPC: H01L29/06 ,  H01L29/778 ,  H01L21/335

CPC classification number: H01L21/28273 ,  H01L21/28008 ,  H01L21/44 ,  H01L23/482 ,  H01L23/53295

Abstract: 本发明涉及半导体装置及其制造方法，提供能够提高性能的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括：通过使用了包含第1元素的气体的干法蚀刻去除设置于包含Alx1Ga1－x1N(0≤x1

公开(公告)号：CN108376645B

公开(公告)日：2022-02-22

申请号：CN201710766821.X

申请日：2017-08-31

Applicant: 株式会社东芝

Inventor： 上杉谦次郎 ,  新留彩 ,  加藤大望 ,  蔵口雅彦 ,  布上真也

IPC: H01L21/033 ,  H01L21/3065

Abstract: 提供能够提高性能的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括通过使用了包含第1元素的气体的干蚀刻而去除设置在包含Alx1Ga1－x1N(0≤x1

公开(公告)号：CN105390584A

公开(公告)日：2016-03-09

申请号：CN201510507533.3

申请日：2015-08-18

Applicant: 株式会社东芝

Inventor： 田岛纯平 ,  大野浩志 ,  伊藤俊秀 ,  上杉谦次郎 ,  布上真也

IPC: H01L33/48 ,  H01L33/62 ,  H01L33/64

CPC classification number: H01L27/156 ,  H01L25/0753 ,  H01L33/20 ,  H01L33/38 ,  H01L33/405 ,  H01L33/46 ,  H01L33/62 ,  H01L33/48 ,  H01L33/647

Abstract: 半导体发光元件包括基体、第一半导体层、第二半导体层、第一发光层、第一导电层、第三半导体层、第四半导体层、第二发光层、第二导电层、第一部件和第二部件。所述第一部件包括第一端部和第二端部。第一端部定位在基体与第一导电层之间并且电连接于第一导电层，第二端部不与第二导电层重叠。第二部件包括第三端部和第四端部。第三端部定位在基体与第二导电层之间并且电连接于第二导电层。第四端部电连接于第二端部。

公开(公告)号：CN108206206B

公开(公告)日：2022-02-22

申请号：CN201710766837.0

申请日：2017-08-31

Applicant: 株式会社东芝

Inventor： 上杉谦次郎 ,  彦坂年辉 ,  布上真也

IPC: H01L29/06 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明涉及半导体装置及其制造方法，提供能够提高性能的半导体装置的制造方法。根据实施方式，半导体装置的制造方法包括：通过使用了包含第1元素的气体的干法蚀刻去除设置于包含Alx1Ga1－x1N(0≤x1

公开(公告)号：CN109524455B

公开(公告)日：2021-11-30

申请号：CN201810163337.2

申请日：2018-02-27

Applicant: 株式会社东芝

Inventor： 加藤大望 ,  吉田学史 ,  田岛纯平 ,  上杉谦次郎 ,  彦坂年辉 ,  汤元美树 ,  布上真也 ,  蔵口雅彦

IPC: H01L29/10 ,  H01L29/36 ,  H01L29/778

Abstract: 提供一种能够提高耐压的半导体基板和半导体器件。根据实施方式，半导体基板包含：第1半导体层，包含Alx1Ga1‑x1N(0

公开(公告)号：CN109524455A

公开(公告)日：2019-03-26

申请号：CN201810163337.2

申请日：2018-02-27

Applicant: 株式会社东芝

Inventor： 加藤大望 ,  吉田学史 ,  田岛纯平 ,  上杉谦次郎 ,  彦坂年辉 ,  汤元美树 ,  布上真也 ,  蔵口雅彦

IPC: H01L29/10 ,  H01L29/36 ,  H01L29/778

Abstract: 提供一种能够提高耐压的半导体基板和半导体器件。根据实施方式，半导体基板包含：第1半导体层，包含Alx1Ga1-x1N(0

公开(公告)号：CN109524308A

公开(公告)日：2019-03-26

申请号：CN201810160353.6

申请日：2018-02-27

Applicant: 株式会社东芝

Inventor： 田岛纯平 ,  彦坂年辉 ,  上杉谦次郎 ,  木村重哉 ,  蔵口雅彦 ,  布上真也

IPC: H01L21/338 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明涉及半导体装置及其制造方法，能够得到高阈值。根据实施方式，半导体装置包括第1～第3电极、第1～第3层以及绝缘层。第1层包括远离第1电极的第1面、远离第2电极的第2面以及远离第3电极并且倾斜的第3面。第2层包括设置于第1电极与第1面之间的第1部分区域、设置于第2电极与第2面之间的第2部分区域以及设置于第3电极与第3面之间的第3部分区域。第3层包括设置于第1电极与第1部分区域之间的第4部分区域、设置于第2电极与第2部分区域之间的第5部分区域以及设置于第3电极与第3部分区域之间的第6部分区域。与第4、第5部分区域、第1、第2电极分别电连接。绝缘层设置于第3电极与第6部分区域之间。