公开(公告)号：CN103311393B

公开(公告)日：2016-02-17

申请号：CN201210558342.6

申请日：2012-12-20

Applicant: 株式会社东芝

Inventor： 彦坂年辉 ,  原田佳幸 ,  吉田学史 ,  杉山直治 ,  布上真也

IPC: H01L33/12 ,  H01L33/02

CPC classification number: H01L29/205 ,  B82Y20/00 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/365 ,  H01L29/7783 ,  H01L33/06 ,  H01L33/12 ,  H01L33/32

Abstract: 本发明涉及一种氮化物半导体元件和氮化物半导体晶片。根据一个实施例，氮化物半导体元件包括基础层、功能层和堆叠体。在基础层与功能层之间提供堆叠体。堆叠体包括第一堆叠中间层，所述第一堆叠中间层包括第一GaN中间层，Alx1Ga1-x1N(0

公开(公告)号：CN103682008A

公开(公告)日：2014-03-26

申请号：CN201310331614.3

申请日：2013-08-01

Applicant: 株式会社东芝

Inventor： 吉田学史 ,  彦坂年辉 ,  原田佳幸 ,  杉山直治 ,  布上真也

IPC: H01L33/12 ,  H01L29/06 ,  H01L21/02

CPC classification number: H01L29/2003 ,  H01L21/02104 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L21/0262 ,  H01L29/0649 ,  H01L29/7786 ,  H01L33/007 ,  H01L33/12

Abstract: 本发明涉及氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法。一种氮化物半导体晶片包括硅衬底、层叠的多层单元、含硅单元和上层单元。所述硅衬底具有主表面。所述层叠的多层单元在所述主表面上提供。所述层叠的多层单元包括N个缓冲层。所述缓冲层包括第i缓冲层和在所述第i缓冲层上提供的第(i+1)缓冲层。所述第i缓冲层在平行于所述主表面的第一方向上具有第i晶格长度Wi。所述第(i+1)缓冲层在所述第一方向上具有第(i+1)晶格长度W(i+1)。所有所述缓冲层满足关系(W(i+1)-Wi)/Wi≤0.008。所述含硅单元在所述层叠的多层单元上提供。所述上层单元在所述含硅单元上提供。

公开(公告)号：CN103681794A

公开(公告)日：2014-03-26

申请号：CN201310206392.2

申请日：2013-05-29

Applicant: 株式会社东芝

Inventor： 原田佳幸 ,  彦坂年辉 ,  吉田学史 ,  洪洪 ,  杉山直治 ,  布上真也

IPC: H01L29/205 ,  H01L21/205

CPC classification number: H01L29/2003 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L21/02617 ,  H01L29/0684 ,  H01L29/205 ,  H01L29/36 ,  H01L33/0075 ,  H01L33/06 ,  H01L33/12 ,  H01L33/32 ,  H01S5/34333

Abstract: 本发明涉及半导体晶片、半导体器件和用于制造氮化物半导体层的方法。根据一个实施例，一种半导体晶片包括衬底、AlN缓冲层、基础层、第一高Ga成分层、高Al成分层、低Al成分层、中间单元和第二高Ga成分层。所述第一层在所述基础层上提供。所述高Al成分层在所述第一层上提供。所述低Al成分层在所述高Al成分层上提供。所述中间单元在所述低Al成分层上提供。所述第二层在所述中间单元上提供。所述第一层具有第一拉伸应变以及所述第二层具有大于所述第一拉伸应变的第二拉伸应变。备选地，所述第一层具有第一压缩应变，所述第二层具有小于所述第一压缩应变的第二压缩应变。

公开(公告)号：CN102138227A

公开(公告)日：2011-07-27

申请号：CN200980133403.0

申请日：2009-08-31

Applicant: 株式会社东芝

Inventor： 名古肇 ,  橘浩一 ,  斋藤真司 ,  原田佳幸 ,  布上真也

IPC: H01L33/00

CPC classification number: H01L33/32 ,  H01L33/06

Abstract: 本发明提供一种半导体装置，其具备：基底层(20)；以及发光层(30)，其形成于基底层(20)上，并交替地层叠有由InAlGaN形成的势垒层和由InGaN形成的量子阱层。

公开(公告)号：CN102800770B

公开(公告)日：2015-06-10

申请号：CN201210048490.3

申请日：2012-02-28

Applicant: 株式会社东芝

Inventor： 彦坂年辉 ,  原田佳幸 ,  菅井麻希 ,  布上真也

IPC: H01L33/20 ,  H01L33/00 ,  H01L21/02

CPC classification number: H01L33/20 ,  H01L33/0075 ,  H01L33/12 ,  H01L33/32 ,  H01L33/48

Abstract: 本发明涉及半导体发光器件、氮化物半导体层以及形成氮化物半导体层的方法。根据实施例，一种半导体发光器件包括基础层、第一半导体层、发光层以及第二半导体层。所述基础层具有不平坦部，所述不平坦部具有凹部、侧部和凸部。所述基础层的第一主表面具有覆盖区。所述基础层具有多个位错，所述位错包括其一端到达所述凹部的第一位错和其一端到达所述凸部的第二位错。到达所述第一主表面的所述第二位错的数目对所有所述第二位错的数目的比例小于到达所述第一主表面的所述第一位错的数目对所有所述第一位错的数目的比例。到达所述第一主表面的所述覆盖区的位错的数目小于所有所述第一位错的数目。

公开(公告)号：CN103311393A

公开(公告)日：2013-09-18

申请号：CN201210558342.6

申请日：2012-12-20

Applicant: 株式会社东芝

Inventor： 彦坂年辉 ,  原田佳幸 ,  吉田学史 ,  杉山直治 ,  布上真也

IPC: H01L33/12 ,  H01L33/02

CPC classification number: H01L29/205 ,  B82Y20/00 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/365 ,  H01L29/7783 ,  H01L33/06 ,  H01L33/12 ,  H01L33/32

Abstract: 本发明涉及一种氮化物半导体元件和氮化物半导体晶片。根据一个实施例，氮化物半导体元件包括基础层、功能层和堆叠体。在基础层与功能层之间提供堆叠体。堆叠体包括第一堆叠中间层，所述第一堆叠中间层包括第一GaN中间层，Alx1Ga1-x1N(0

公开(公告)号：CN102800770A

公开(公告)日：2012-11-28

申请号：CN201210048490.3

申请日：2012-02-28

Applicant: 株式会社东芝

Inventor： 彦坂年辉 ,  原田佳幸 ,  菅井麻希 ,  布上真也

IPC: H01L33/20 ,  H01L33/00 ,  H01L21/02

CPC classification number: H01L33/20 ,  H01L33/0075 ,  H01L33/12 ,  H01L33/32 ,  H01L33/48

Abstract: 本发明涉及半导体发光器件、氮化物半导体层以及形成氮化物半导体层的方法。根据实施例，一种半导体发光器件包括基础层、第一半导体层、发光层以及第二半导体层。所述基础层具有不平坦部，所述不平坦部具有凹部、侧部和凸部。所述基础层的第一主表面具有覆盖区。所述基础层具有多个位错，所述位错包括其一端到达所述凹部的第一位错和其一端到达所述凸部的第二位错。到达所述第一主表面的所述第二位错的数目对所有所述第二位错的数目的比例小于到达所述第一主表面的所述第一位错的数目对所有所述第一位错的数目的比例。到达所述第一主表面的所述覆盖区的位错的数目小于所有所述第一位错的数目。

公开(公告)号：CN102169931A

公开(公告)日：2011-08-31

申请号：CN201010275583.0

申请日：2010-09-08

Applicant: 株式会社东芝

Inventor： 彦坂年辉 ,  盐田伦也 ,  原田佳幸 ,  布上真也

IPC: H01L33/02 ,  H01L33/06 ,  H01L33/00

CPC classification number: H01L33/06 ,  H01L33/007 ,  H01L33/32

Abstract: 本发明涉及半导体发光器件及其制造方法。根据一个实施例，一种半导体发光器件包括n型和p型半导体层、势垒层以及阱层。所述n型和p型半导体层以及势垒层包含氮化物半导体。势垒层被设置在n型半导体层与p型半导体层之间。阱层被设置在势垒层之间，阱层的带隙能量小于势垒层的带隙能量，阱层包含InGaN。势垒层中的至少一个包括第一层、第二层以及第三层。第二层被设置为比第一层更靠近p型半导体层。第三层被设置为比第二层更靠近p型半导体层。第二层包含AlxGa1-xN(0＜x≤0.05)。第二层的带隙能量大于第一和第三层的带隙能量。第一和第二层的总厚度不大于第三层的厚度。

公开(公告)号：CN103682009B

公开(公告)日：2017-04-12

申请号：CN201310331650.X

申请日：2013-08-01

Applicant: 株式会社东芝

Inventor： 吉田学史 ,  彦坂年辉 ,  原田佳幸 ,  杉山直治 ,  布上真也

IPC: H01L33/12 ,  H01L29/06 ,  H01L21/02

CPC classification number: H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L21/0262

Abstract: 本发明涉及氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法。根据一个实施例，一种氮化物半导体晶片包括：硅衬底；缓冲部，其被设置在所述硅衬底上；以及功能层，其被设置在所述缓冲部上且包含氮化物半导体。所述缓冲部包括包含氮化物半导体的第一到第n缓冲层（n是4或更大的整数）。所述第一到第n缓冲层中的第i缓冲层（i是1或更大且小于n的整数）具有在与所述第一缓冲层的主表面平行的第一方向上的晶格长度Wi。在所述第i缓冲层上设置的第（i+1）缓冲层具有在所述第一方向上的晶格长度W(i+1)。在所述第一到第n缓冲层中，所述第i缓冲层和所述第（i+1）缓冲层满足(W(i+1)‑Wi)/Wi≤0.008的关系。

公开(公告)号：CN105990190A

公开(公告)日：2016-10-05

申请号：CN201510553387.8

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 原田佳幸 ,  财满康太郎 ,  羽生秀则 ,  片冈敬

IPC: H01L21/67 ,  H01L21/205

CPC classification number: C23C16/45572 ,  C23C16/303 ,  C23C16/45565 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/67011

Abstract: 本发明的实施方式提供一种抑制了温度分布的不均匀性的半导体制造装置及半导体装置的制造方法。实施方式的半导体制造装置具备：盖部；气体导入部，设置在所述盖部；以及簇射板，通过与所述盖部的接合而形成能够收容从所述气体导入部所导入的气体的空间，且具有底部及包围所述底部的外框部，且在所述底部设置有多个喷射口、第1冷却路径及第2冷却路径，所述多个喷射口喷射所述气体，所述第1冷却路径在所述多个喷射口与所述盖部之间配置于所述底部的中心部，所述第2冷却路径在所述多个喷射口与所述盖部之间配置于包围所述中心部的所述底部的外周部且与所述第1冷却路径不连接。