-
公开(公告)号：CN113782564A
公开(公告)日：2021-12-10
申请号：CN202111086579.4
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24 , H01L45/00 , H01L23/522 , H01L21/768
Abstract: 本发明的实施例涉及一种包括存储单元的集成电路。该集成电路包括半导体衬底和半导体衬底上方设置的互连结构。该互连结构包括以交替的方式彼此堆叠的多个介电层和多个金属层。多个金属层包括下部金属层和下部金属层上方设置的上部金属层。在下部金属层上方设置底部电极并且底部电极与下部金属层电接触。在底部电极的上表面上方设置数据存储层。在数据存储层的上表面上方设置顶部电极，并且顶部电极与上部金属层的下表面直接电接触。本发明的实施例还提供了RRAM的顶部电极上的金属接合。
-
公开(公告)号：CN112310084A
公开(公告)日：2021-02-02
申请号：CN202010757982.4
申请日：2020-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11504 , H01L27/11507
Abstract: 在一些实施例中，涉及集成芯片及其形成方法。该集成芯片包括设置在衬底上方的下部介电结构内的多个下部互连层。下部绝缘结构位于下部介电结构上方，并且具有延伸穿过下部绝缘结构的侧壁。底部电极沿着下部绝缘结构的侧壁和上表面布置。下部绝缘结构的上表面延伸超过底部电极的最外侧壁。数据存储结构设置在底部电极上，并且配置为存储数据状态。顶部电极设置在数据存储结构上。底部电极的内部侧壁耦合至水平延伸表面以在底部电极的上表面内限定凹槽。水平延伸表面位于下部绝缘结构的上表面下方。
-
公开(公告)号：CN108183107B
公开(公告)日：2020-12-29
申请号：CN201711218990.6
申请日：2017-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/1159 , H01L27/11592
Abstract: 本发明的实施例提供了一种半导体器件，包括存储器电路和逻辑电路。存储器电路包括字线、位线、公共线和具有连接至字线的栅极、连接至位线的漏极和连接至公共线的源极的存储器晶体管。逻辑电路包括具有栅极、漏极和源极的场效应晶体管(FET)。存储器晶体管具有形成在栅极介电层上的栅电极层，并且栅极介电层包括第一绝缘层和第一铁电(FE)材料层。FET具有形成在栅极介电层上的栅电极层，以及栅极介电层包括第二绝缘层和第二FE材料层。本发明的实施例还提供了形成该半导体器件的方法。
-
公开(公告)号：CN111129069A
公开(公告)日：2020-05-08
申请号：CN201911042878.0
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24
Abstract: 一种集成电路器件具有RRAM单元，RRAM单元包括顶部电极、RRAM电介质层、和具有与RRAM电介质层相接的表面的底部电极。底部电极的氧化物基本上被从底部电极表面去掉。与底部电极的主体区域相比，底部电极在与表面相邻的分区中具有更高的密度。表面具有2nm或更小的粗糙度Ra。用于形成表面的工艺包括化学机械抛光随后是氢氟酸蚀刻随后是氩离子轰击。通过此工艺形成的RRAM单元阵列在窄分布以及低电阻状态与高电阻状态之间的高分离方面是优越的。本发明实施例涉及集成电路器件以及形成集成电路器件的方法。
-
公开(公告)号：CN110429086A
公开(公告)日：2019-11-08
申请号：CN201810998573.6
申请日：2018-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11585 , H01L27/1159 , H01L27/11592 , H01L27/115
Abstract: 本申请的各个实施例针对集成电路及其形成方法。在一些实施例中，形成将衬底的存储区域与衬底的逻辑区域分隔开的隔离结构。在半导体存储区域上形成存储单元结构，并且形成覆盖存储单元结构和逻辑半导体区域的存储器覆盖层。对存储器覆盖层实施第一蚀刻以从逻辑半导体区域去除存储器覆盖层，并且限定隔离结构上的倾斜的面向逻辑器件的侧壁。在逻辑半导体区域上形成逻辑器件结构。此外，对存储器覆盖层实施第二蚀刻以从存储器半导体去除存储器覆盖层，同时留下存储器覆盖层的限定面向逻辑器件的侧壁的伪段。
-
Patent Agency Ranking
公开(公告)号：CN104517639B
公开(公告)日：2017-10-27
申请号：CN201310744314.8
申请日：2013-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/56
CPC classification number: G11C13/003 , G11C13/0002 , G11C13/0059 , G11C13/0069 , G11C13/0097 , G11C2013/0071 , G11C2213/79
Abstract: 本发明提供了存储器单元的击穿保护。本发明公开了一种包括下列操作的方法。在复位操作期间，将第一电压施加至一行存储器单元中的每个存储器单元的存取晶体管的栅极，其中，存取晶体管的第一源极/漏极电连接至同一存储器单元中的阻变式随机存取存储器（RRAM）器件的第一电极。当将第一电压施加至存取晶体管的栅极时，将抑制电压施加至多个未选择的存储器单元中的每个存储器单元的RRAM器件的第二电极或存取晶体管的第二源极/漏极。
-
公开(公告)号：CN107039346A
公开(公告)日：2017-08-11
申请号：CN201610912647.0
申请日：2016-10-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L27/24
Abstract: 本发明的实施例涉及一种包括由PMOS晶体管驱动的RRAM单元的集成芯片和相关的形成方法。在一些实施例中，集成芯片具有布置在半导体衬底内的PMOS晶体管。电阻式RRAM单元，布置在覆盖半导体衬底的层间介电(ILD)层内。RRAM单元具有第一导电电极，第一导电电极通过具有可变电阻的介电数据存储层与第二导电电极分隔开。第一导电电极通过一个或多个金属互连层连接到PMOS晶体管的漏极端。使用PMOS晶体管驱动RRAM单元，允许减少体效应的影响，因此，允许在低功耗和短时间下执行复位操作。
-
公开(公告)号：CN106611768A
公开(公告)日：2017-05-03
申请号：CN201610719826.2
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24 , H01L23/522 , H01L21/768
CPC classification number: H01L45/1253 , H01L27/24 , H01L27/2436 , H01L45/08 , H01L45/12 , H01L45/1233 , H01L45/146 , H01L45/16 , H01L45/1675 , H01L45/1683
Abstract: 本发明的实施例涉及一种包括存储单元的集成电路。该集成电路包括半导体衬底和半导体衬底上方设置的互连结构。该互连结构包括以交替的方式彼此堆叠的多个介电层和多个金属层。多个金属层包括下部金属层和下部金属层上方设置的上部金属层。在下部金属层上方设置底部电极并且底部电极与下部金属层电接触。在底部电极的上表面上方设置数据存储层。在数据存储层的上表面上方设置顶部电极，并且顶部电极与上部金属层的下表面直接电接触。本发明的实施例还提供了RRAM的顶部电极上的金属接合。
-
公开(公告)号：CN105977376A
公开(公告)日：2016-09-28
申请号：CN201510831564.4
申请日：2015-11-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L43/08 , G11C11/16 , H01L27/228 , H01L43/12
Abstract: 本发明提供一种形成包括垂直MTJ(磁性隧道结)的磁阻式随机存取存储器(MRAM)器件的方法。该方法包括在底部电极层上方形成磁性隧道结(MTJ)。顶部电极层形成在MTJ的上表面的上方，并且硬掩模形成在顶部电极层的上表面的上方。执行第一蚀刻穿过未被硬掩模掩蔽的顶部电极层和MTJ的未被硬掩模掩蔽的区域，以形成顶部电极和蚀刻的MTJ。形成侧壁间隔件，侧壁间隔件从硬掩模或顶部电极的上表面、沿着顶部电极和蚀刻的MTJ的侧壁延伸，到达底部电极的上表面之下的位置处或与底部电极的上表面大致齐平的位置处。还提供生成的MRAM器件结构。本发明提供了用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结。
-
公开(公告)号：CN104051615A
公开(公告)日：2014-09-17
申请号：CN201310234123.7
申请日：2013-06-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/1608 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/1253 , H01L45/1273 , H01L45/146 , H01L45/16 , H01L45/1675
Abstract: 本发明提供了电阻式随机存取存储器(RRAM)单元及其制造方法。RRAM单元包括晶体管和RRAM结构。该RRAM结构包括具有通孔部分和非平面部分的底部电极；共形地覆盖底部电极的非平面部分的电阻材料层；以及位于电阻材料层上的顶部电极。底部电极的通孔部分嵌入第一RRAM停止层中。底部电极的非平面部分具有顶点并且在通孔部分上方居中。本发明还提供了低形成电压的电阻式随机存取存储器(RRAM)。
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.041 seconds)
