公开(公告)号：CN102646698A

公开(公告)日：2012-08-22

申请号：CN201210130042.8

申请日：2008-09-05

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  饭洼阳一 ,  山本孔明 ,  牧野贤一郎 ,  下村明久 ,  比嘉荣二 ,  沟井达也 ,  永野庸治 ,  井坂史人 ,  挂端哲弥 ,  山崎舜平

IPC: H01L29/06 ,  H01L29/04

CPC classification number: H01L27/1266 ,  H01L21/2007 ,  H01L21/76254 ,  H01L21/84 ,  H01L27/1214 ,  H01L29/4908 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78654

Abstract: 本发明名称为半导体装置及电子设备。通过使用以低耐热性衬底为基底衬底的SOI衬底来提供高性能半导体装置。而且，以不进行化学抛光的方式提供高性能半导体装置。再者，提供一种使用该半导体装置的电子设备。包括绝缘衬底上的绝缘层、绝缘层上的接合层、以及接合层上的单晶半导体层，至于单晶半导体层，其上部表面的凹凸形状的算术平均粗糙度为大于或等于1nm且小于或等于7nm。或者，凹凸形状的均方根粗糙度可以为大于或等于1nm且小于或等于10nm。或者，凹凸形状的最大高度差可以为大于或等于5nm且小于或等于250nm。

公开(公告)号：CN101796613B

公开(公告)日：2012-06-27

申请号：CN200880106523.7

申请日：2008-09-05

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  饭洼阳一 ,  山本孔明 ,  牧野贤一郎 ,  下村明久 ,  比嘉荣二 ,  沟井达也 ,  永野庸治 ,  井坂史人 ,  挂端哲弥 ,  山崎舜平

IPC: H01L21/02 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L21/2007 ,  H01L21/76254 ,  H01L21/84 ,  H01L27/1214 ,  H01L29/4908 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78654

Abstract: 本发明名称为半导体装置及电子设备。通过使用以低耐热性衬底为基底衬底的SOI衬底来提供高性能半导体装置。而且，以不进行化学抛光的方式提供高性能半导体装置。再者，提供一种使用该半导体装置的电子设备。包括绝缘衬底上的绝缘层、绝缘层上的接合层、以及接合层上的单晶半导体层，至于单晶半导体层，其上部表面的凹凸形状的算术平均粗糙度为大于或等于1nm且小于或等于7nm。或者，凹凸形状的均方根粗糙度可以为大于或等于1nm且小于或等于10nm。或者，凹凸形状的最大高度差可以为大于或等于5nm且小于或等于250nm。

公开(公告)号：CN1992175B

公开(公告)日：2010-09-08

申请号：CN200610172809.8

申请日：2006-12-27

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/311

CPC classification number: H01L27/1288 ,  H01L21/266 ,  H01L21/76816 ,  H01L21/84 ,  H01L23/5227 ,  H01L27/1214 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的是通过使形成集成电路的图案实现微小化，来提供可以缩小芯片面积的半导体装置的制造方法。例如，本发明的目的是缩小由薄膜晶体管形成的用于IC卡或IC标签的IC芯片。本发明的制造方法包括以下步骤：形成栅电极；在所述栅电极上形成绝缘层；以及在所述绝缘层中形成开口部分。通过使用相移掩模或者全息掩模的曝光工艺，以进行形成栅电极的步骤和在绝缘层中形成开口部分的步骤的一方或双方。因此，即使是玻璃衬底那样平坦度欠佳的衬底，也可以形成微小的图案。

公开(公告)号：CN101728312A

公开(公告)日：2010-06-09

申请号：CN200910206589.X

申请日：2009-10-22

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  比嘉荣二

IPC: H01L21/762 ,  H01L21/84 ,  H01L23/00 ,  H01L27/12

CPC classification number: H01L21/76254

Abstract: 本发明提供一种SOI衬底及其制造方法，其目的在于提供具有优异的机械强度的SOI衬底及其制造方法。通过对单晶半导体衬底照射被加速的氢离子而在离单晶半导体衬底的表面有预定的深度的区域处形成脆化区域，夹着绝缘层贴合单晶半导体衬底和支撑衬底，加热单晶半导体衬底，以脆化区域为界线进行分离，从而在支撑衬底上夹着绝缘层形成半导体层，当对半导体层的表面照射激光，使半导体层的至少表层部熔融时，使氮、氧或碳中的至少一种固溶于半导体层。

公开(公告)号：CN1652351B

公开(公告)日：2010-05-12

申请号：CN200510054405.4

申请日：1994-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 小沼利光 ,  菅原彰 ,  上原由起子 ,  张宏勇 ,  铃木敦则 ,  大沼英人 ,  山口直明 ,  须泽英臣 ,  鱼地秀贵 ,  竹村保彦

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/00 ,  H01L21/82

CPC classification number: H01L29/665 ,  H01L21/02145 ,  H01L21/02244 ,  H01L21/02258 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/31683 ,  H01L21/31687 ,  H01L21/321 ,  H01L27/124 ,  H01L27/127 ,  H01L29/458 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627

Abstract: 本发明提供一种半导体器件的制造方法，包括下列步骤：在衬底上形成包括硅的半导体膜，所述半导体膜至少包括成为高电阻率区的第一区和成为漏区的第二区，在所述半导体膜上形成栅绝缘膜；在所述半导体膜上形成栅电极，所述栅绝缘膜介于其间，其中所述半导体膜的所述第二区从所述栅绝缘膜露出；形成覆盖所述半导体膜、所述栅绝缘膜及所述栅电极的金属膜，其中所述金属膜与所述半导体膜的所述第二区接触；通过向所述第一区掺入杂质，以第一浓度产生一种导电类型，形成所述高电阻率区；通过向所述第二区掺入杂质，以高于所述第一浓度的第二浓度产生所述一种导电类型，形成一个漏区；其中在所述第一区上不形成所述金属硅化物层。

公开(公告)号：CN100587968C

公开(公告)日：2010-02-03

申请号：CN200610095663.1

申请日：2006-06-29

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  物江滋春

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

CPC classification number: H01L27/1214 ,  H01L27/124 ,  H01L27/127 ,  H01L27/1288 ,  H01L29/78624

Abstract: 本发明揭示一种半导体器件以及其制造方法，其中以自对准方式形成具有不同宽度的LDD区域，并且根据每个电路精密地控制该LDD区域的宽度。通过使用提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模，可以自由设定栅极的厚度薄的区域的宽度，并可以根据每个电路将该栅极作为掩模以自对准方式形成的两个LDD区域的宽度有差异地设定。此外，在一个TFT中的具有不同宽度的两个LDD区域都与栅极重叠。

公开(公告)号：CN101488471A

公开(公告)日：2009-07-22

申请号：CN200910003311.2

申请日：2009-01-15

Applicant: 株式会社半导体能源研究所

Inventor： 小俣贵嗣 ,  森若智昭 ,  大沼英人

IPC: H01L21/762 ,  H01L21/84

CPC classification number: H01L21/187 ,  H01L21/76254 ,  Y10T156/17

Abstract: 本发明的目的之一在于提供一种减少涉及贴合的不良并其品质均匀的半导体衬底。本发明的半导体衬底的制造方法之一，包括：在衬底贴合室的衬底配置区域中配置第一衬底，该衬底贴合室包括在衬底配置区域中设置有多个开口的衬底支撑台、配置在该多个开口的每一个中的衬底支撑机构、使该衬底支撑机构升降的升降机构；在第一衬底的上方以不接触于第一衬底的方式配置第二衬底；通过利用衬底支撑机构对第一衬底的棱角部之一施加压力，从施加压力的棱角部之一进行第一衬底和第二衬底的贴合。

公开(公告)号：CN100490047C

公开(公告)日：2009-05-20

申请号：CN200310114800.8

申请日：2003-12-26

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  根本幸惠

IPC: H01J1/304 ,  H01J29/04 ,  H01J9/02

CPC classification number: H01J9/025 ,  H01J1/3044

Abstract: 本发明的目的是提供根据能够提高生产率的工艺利用廉价的大尺寸基板来形成场致发射显示装置的场致发射器件的技术。根据本发明的场致发射器件包括阴极电极和凸起的电子发射部分，该阴极电极形成在基板的绝缘表面上，该凸起的电子发射部分形成在阴极电极的表面处，并且该阴极电极和电子发射部分包括相同的半导体薄膜。该电子发射部分具有圆锥形状或晶须形状。

公开(公告)号：CN101303967A

公开(公告)日：2008-11-12

申请号：CN200810090719.3

申请日：2008-03-31

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  大沼英人

IPC: H01L21/00 ,  H01L21/20 ,  H01L21/762 ,  H01L21/84 ,  H01L21/336

CPC classification number: H01L27/1266 ,  H01L21/3081 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/66772

Abstract: 本发明的目的在于提供一种半导体装置的制造方法，即使使用耐热温度低的衬底也高成品率地制造具有结晶半导体层的半导体装置。通过在半导体衬底的一部分中形成槽，形成具有凸部的半导体衬底，而且覆盖该凸部地形成接合层。另外，在形成接合层之前，通过对成为凸部的半导体衬底照射加速了的离子，形成脆弱层。将接合层和支撑衬底接合，然后进行分离半导体衬底的热处理，以在支撑衬底上提供半导体层。通过选择性地蚀刻该半导体层，形成半导体元件，以制造半导体装置。

公开(公告)号：CN101281912A

公开(公告)日：2008-10-08

申请号：CN200810085214.8

申请日：2008-03-06

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  掛端哲弥 ,  饭窪阳一

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/762 ,  H01L21/20

CPC classification number: H01L21/76254 ,  H01L21/84

Abstract: 本发明提供一种SOI衬底，该SOI衬底具备有当使用玻璃衬底等耐热温度低的衬底时也可以实用的耐性的SOI层。另外，本发明还提供使用这种SOI衬底的半导体装置。当对具有绝缘表面的衬底或绝缘衬底键合单晶半导体层时，对于形成键合的面的一方或双方使用以有机硅烷为原材料来淀积的氧化硅膜。根据本结构，可以使用玻璃衬底等耐热温度为700℃以下的衬底，来获得坚固地键合的SOI层。亦即，可以在一边超过一米的大面积衬底上形成单晶半导体层。