-
公开(公告)号：CN102637742A
公开(公告)日：2012-08-15
申请号：CN201210127626.X
申请日：2012-04-26
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开了一种氧化物半导体薄膜晶体管及其制备方法，属于半导体集成电路及其制造技术领域。本发明采用射频磁控溅射方法形成两层AlZnO薄膜材料作为有源区，且该两层AlZnO薄膜的氧离子含量不同。本发明氧化物半导体薄膜晶体管具有高迁移率，而且本发明制备方法和传统CMOS工艺相兼容，具有较高的实用价值，有望在未来的TFT集成电路中得到应用。
-
公开(公告)号：CN116312693A
公开(公告)日：2023-06-23
申请号：CN202310202299.8
申请日：2023-03-02
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明提供一种阻变存储单元、阻变存储阵列的操作方法和装置，通过读取阻变存储单元的当前电导；根据目标电导与当前电导之间的变化量，得到变化量符合预设对应关系的脉冲宽度；其中，预设对应关系为关于电导变量与编程脉冲宽度变量之间的关系；按照脉冲宽度对阻变存储单元施加编程脉冲，以使阻变存储单元的当前电导调整至目标电导。相对于传统的持续施加多个参数相同的脉冲或时间多个参数不同的脉冲来对阻变存储单元进行编程操作的技术方案，本发明所提出的方法仅需要施加一次脉冲操作即可实现对阻变存储单元的编程，从而在确保编程精度的同时，极大地提高编程速度，提高了阻变存储单元的编程效率。
-
公开(公告)号：CN112858418B
公开(公告)日：2022-09-06
申请号：CN202110205251.3
申请日：2021-02-24
Applicant: 北京大学
IPC: G01N27/26
Abstract: 本发明公开了一种用于肿瘤细胞检测的传感器的制备方法，该方法将3D打印技术与微电子技术结合，制备出的传感器结构包括衬底、绝缘层、传感层，两个测试电极和溶液装载区，绝缘层位于衬底之上，传感层位于绝缘层之上，测试电极和溶液装载区位于传感层之上，溶液装载区位于两个测试电极之间。本发明基于细胞外基质pH的准确测量，实现肿瘤细胞检测工作。本发明可用于临床肿瘤细胞的实时、准确测定。
-
公开(公告)号：CN105264775B
公开(公告)日：2018-01-19
申请号：CN201380039287.2
申请日：2013-12-31
Applicant: 北京大学
IPC: H03K19/20
CPC classification number: G06F7/5013 , G06F7/607
Abstract: 公开了一种基于阻变器件的全加器及其操作方法。利用基于阻变器件的交叉阵列构成多位全加器电路，其中本位和数据非挥发性存储于交叉阵列主对角线上，进位数据存储于主对角线两侧相邻单元。利用存储回路(串扰回路)的连通与否存储进位数据。本技术大幅简化了多位全加器电路。减少进位信号产生的额外电路，减少电路延时和芯片面积，并使加法器具有非挥发性存储的能力。
-
公开(公告)号：CN103762973B
公开(公告)日：2016-09-07
申请号：CN201310741039.4
申请日：2013-12-27
Applicant: 北京大学
IPC: H03K19/0944
Abstract: 本发明提供一种基于RRAM的可调幅脉冲产生电路及调节其脉冲幅度的方法，包括顺序连接的一个积分器和一个微分器，其特征在于，所述积分器中的输入电阻为一个带有阻值调节电路的第一RRAM，所述微分器中的反馈电阻为一个带有阻值调节电路的第二RRAM。本发明通过利用RRAM多阻态的特点实现了一种可调幅脉冲产生电路，并且可以在任意时刻对产生脉冲的幅度进行修改，通过利用RRAM作为逻辑器件，进一步拓宽了RRAM的应用领域。
-
Patent Agency Ranking
公开(公告)号：CN103904118B
公开(公告)日：2016-08-31
申请号：CN201410085379.0
申请日：2014-03-10
Applicant: 北京大学
IPC: H01L29/78 , H01L21/77 , H01L25/065
Abstract: 本发明公开了一种具有存储器功能的场效应晶体管及其三维集成方法，由上选择管和下选择管及中间的存储单元组成三维结构，且所有的晶体管均为竖直结构，与水平晶体管相比竖直晶体管的布局面积更小，从而可以提高RRAM的集成密度，进一步降低成本。该方法包括：在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域；顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔；沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域。
-
公开(公告)号：CN105655409A
公开(公告)日：2016-06-08
申请号：CN201610176781.9
申请日：2016-03-25
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336 , H01L21/324 , H01L21/203 , C23C14/35
CPC classification number: H01L29/786 , C23C14/35 , H01L21/324 , H01L29/66742 , H01L29/7869
Abstract: 本发明公开了一种具有金属覆盖层的薄膜晶体管及其制备方法。本发明首先曝光显影定义好栅电极图形，生长栅电极，接着淀积栅介质层，然后淀积源电极和漏电极，再溅射一层有源层，连续生长金属覆盖层，这种连续生长有源层和金属覆盖层的方式有助于减少背界面的缺陷态密度；最后将器件置于空气中退火，金属覆盖层氧化生成金属氧化物进而充当天然的钝化层，与采用原子层沉积ALD生成氧化铝的方法相比工艺简单，成本低廉，实用性强；针对于金属半导体氧化物对气氛敏感度较高的特性，金属氧化物作为钝化层有利于提高器件在空气中的可靠性。
-
公开(公告)号：CN103762227B
公开(公告)日：2016-05-04
申请号：CN201410031240.8
申请日：2014-01-22
Applicant: 北京大学
IPC: H01L29/10 , H01L29/24 , H01L29/786 , H01L21/34
Abstract: 本发明属于半导体器件领域，提供一种氧化物薄膜，其为Ba-Zn-Sn-O氧化物薄膜，氧化物中各元素的摩尔比为Ba：Zn:Sn=0.4～0.6:1.8～2.2:2。本发明还提供含有所述氧化物薄膜的晶体管及其制备方法。采用基于Ba-Zn-Sn-O的氧化物薄膜沟道层，可以增强氧化物薄膜沟道层对于载流子形成的控制能力，提高开关比，显著增加迁移率，优化亚阈值斜率，在保证薄膜晶体管的可靠性和电学特性基础上，使得薄膜晶体管的氧化物薄膜沟道层有更广泛的材料选择范围。
-
公开(公告)号：CN105264775A
公开(公告)日：2016-01-20
申请号：CN201380039287.2
申请日：2013-12-31
Applicant: 北京大学
IPC: H03K19/20
CPC classification number: G06F7/5013 , G06F7/607
Abstract: 公开了一种基于阻变器件的全加器及其操作方法。利用基于阻变器件的交叉阵列构成多位全加器电路，其中本位和数据非挥发性存储于交叉阵列主对角线上，进位数据存储于主对角线两侧相邻单元。利用存储回路(串扰回路)的连通与否存储进位数据。本技术大幅简化了多位全加器电路。减少进位信号产生的额外电路，减少电路延时和芯片面积，并使加法器具有非挥发性存储的能力。
-
公开(公告)号：CN105070762A
公开(公告)日：2015-11-18
申请号：CN201510430849.7
申请日：2015-07-21
Applicant: 北京大学
IPC: H01L29/786 , H01L29/423 , H01L29/06 , H01L21/34
CPC classification number: H01L29/7869 , H01L29/0684 , H01L29/42364 , H01L29/42368 , H01L29/42384 , H01L29/66969
Abstract: 本发明提供一种三态金属氧化物半导体薄膜晶体管及其制备方法，属于半导体行业、平板显示领域。该三态金属氧化物半导体薄膜晶体管从下到上依次为衬底、底层源漏电极、底层沟道层、底层栅介质层、栅电极、顶层栅介质层、顶层沟道层、顶层源漏电极，其中，顶层栅介质的厚度大于底层栅介质的厚度，或者顶层栅介质的介电常数小于底层栅介质的介电常数，同时，顶层沟道材料的电导率优于底层沟道材料的电导率。由于该结构是一个顶栅结构和一个底栅结构的叠加，则在转移特性上是上下两个器件转移特性的叠加，突破了传统的金属氧化物半导体薄膜晶体管的性能。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.022 seconds)
