-
公开(公告)号：CN114121647A
公开(公告)日：2022-03-01
申请号：CN202210077158.3
申请日：2022-01-24
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/3105 , C09K3/14 , B24B37/005 , B24B37/34 , B24B57/02
Abstract: 本发明公开了一种提高化学机械研磨效率的方法，其可降低消耗，同时可减少研磨时间，提高研磨效率，该方法基于化学机械研磨设备实现，向化学机械研磨设备的研磨垫中分步添加研磨液、具有抑制作用的添加剂，通过分步添加的研磨液、研磨液与添加剂的混合液，对待研磨部件的不同介质层进行依次研磨，不同介质层包括至少两层：第一介质层、第二介质层，对待研磨部件进行依次研磨的步骤包括：S1、向研磨垫中添加研磨液，通过研磨液对第一介质层进行研磨，S2、第一介质层研磨完成时，向研磨垫中添加添加剂，使添加剂与研磨液混合，形成混合液，通过混合液对第二介质层进行研磨。
-
公开(公告)号：CN114121613A
公开(公告)日：2022-03-01
申请号：CN202210096866.1
申请日：2022-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明公开了一种改善FDSOI外延生长的薄膜工艺优化方法，其可减少栅极区与顶层硅相连接拐角处的残留薄膜，晶体管包括衬底，衬底上分布有主动区域、沟槽隔离区、栅极区，衬底包括N型硅衬底、P型硅衬底，主动区域上表面沉积第一层顶层硅，薄膜加工包括：在N型硅衬底、P型硅衬底上表面均沉积第一层薄膜，在P型硅衬底的第一层薄膜的上方设置掩膜版，对N型硅衬底上方的第一层薄膜进行刻蚀，在第一层顶层硅的表面沉积第二层顶层硅，在第二层顶层硅表面沉积第二层薄膜，刻蚀N型硅衬底上方的第二层薄膜，对第二层薄膜刻蚀后，在第二层顶层硅的外表面沉积第三层顶层硅，第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第一组合顶层硅。
-
公开(公告)号：CN114078884A
公开(公告)日：2022-02-22
申请号：CN202210057637.9
申请日：2022-01-19
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L27/12 , H01L23/552 , H01L21/762
Abstract: 本发明涉及半导体技术领域,公开了一种半导体器件及其制造方法，包括第一衬底和第二衬底，第一衬底用于制作RF器件，第二衬底的上表面设有氧化层，第二衬底在氧化层的下方设有离子层，第一衬底与氧化层键合，在实际使用时本发明的半导体器件由于氧化层下方的离子形成了大量的悬空键，当第二衬底与第一衬底键合后，由于悬空键的存在，离子层具有了富陷阱层类似的功能，离子层中的悬空键可以减少第二衬底中的电子在高频环境中的运动，进而避免产生杂讯电流，改善射频杂讯问题。
-
公开(公告)号：CN113284840B
公开(公告)日：2021-11-16
申请号：CN202110769920.X
申请日：2021-07-08
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/762 , H01L21/768 , H01L21/027 , H01L21/50 , H01L21/60 , H01L25/07
Abstract: 本发明涉半导体技术领域,公开了一种基于键合工艺的FD‑SOI的背面深沟道隔离工艺，通过在在第一芯片的最上层的金属连线层制作M个第一键合Pad、在第二芯片的最上层的金属连线层制作M个第二键合Pad，然后将第一芯片和第二芯片对准键合，使第一芯片上的M个第一键合Pad与第二芯片上的M个第二键合Pad一一电连接，可以减小集成第一芯片和第二芯片时所需用的面积，另外第一芯片中的隔离沟槽和第二芯片中的隔离沟槽上下设置，减小隔离沟槽占整体芯片面积的比例，进而能够减小芯片面积；最后第二芯片在制作通孔层时同时制做深沟道隔离，从而大幅降低芯片制造的成本和周期，同时由浅沟道隔离进化到深沟道隔离增强了芯片器件的隔离效果。
-
公开(公告)号：CN113488474A
公开(公告)日：2021-10-08
申请号：CN202110798584.1
申请日：2021-07-15
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L27/11 , H01L21/8244 , H01L29/78 , H01L29/10
Abstract: 本发明公开了一种高密度静态随机存储器比特单元结构及其工艺方法，其可提高比特单元的高密度性能，降低功耗和成本，其包括衬底、分布于衬底表面的鳍片、分布于鳍片的栅极区、光刻胶层、接触层、读取比特线，比特单元包括鳍形场效应晶体管，栅极区长度为22nm，鳍片包括四根，且依次间隔平行分布，设相邻两根鳍片之间的鳍间距为FP、接触层间距为CPP，则比特单元有源区竖向总宽度为8*FP，有源区横向总宽度为2*CPP，比特单元有源区的最小面积为0.0739μm2，工艺方法包括：采用自对准双重图形转移工艺，获取包含有四根鳍片、且相邻两根鳍片之间的鳍间距为FP的比特单元，比特单元需要两个光刻胶层，采用光刻工艺，获取四根鳍片。
-
Patent Agency Ranking
公开(公告)号：CN113471289A
公开(公告)日：2021-10-01
申请号：CN202110548328.7
申请日：2021-05-19
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种绝缘体上硅衬底及其制备方法。一种绝缘体上硅衬底的制备方法，包括：在背衬硅层上形成掩蔽层；进行光刻和蚀刻，使掩蔽层形成多条沟槽，并且沟槽贯穿掩蔽层且深入背衬硅层中，使背衬硅层的表面被分隔成多个硅线条；去除掩蔽层；沉积第一氧化硅层，第一氧化硅层填充沟槽并覆盖硅线条；减薄第一氧化硅层，使硅线条曝露；形成硅顶层；对硅顶层进行热氧化处理，使其表面形成第二氧化硅层；进行退火处理；在退火之后去除第二氧化硅层。本发明制作的衬底能减小寄生电容，提高运行速度；还能降低漏电，具有更低的功耗；还能消除闩锁效应；还能抑制衬底脉冲电流干扰；同时引入应变。
-
公开(公告)号：CN113093470A
公开(公告)日：2021-07-09
申请号：CN202110211492.9
申请日：2021-02-25
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本申请涉及集成电路设计领域，具体涉及一种基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法，包括以下步骤：获取集成电路上主图形的数据；根据所述数据插入虚拟图形；根据预定的规则筛选出容易产生圆角的图形；在筛选图形的至少部分边角处插入散射条；根据所述数据插入散射条；执行光学邻近效应修正的步骤。通过在容易产生圆角图形的边角处插入散射条，大大降低了图形的圆角化，从而提高了主图形的分辨率以及图形解析能力，提高了产品的良率。
-
公开(公告)号：CN113031390A
公开(公告)日：2021-06-25
申请号：CN202110274061.7
申请日：2021-03-15
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明涉及一种激光直写仿真的方法、激光直写的方法、激光直写仿真的装置及激光直写的装置，包括：获取待刻蚀材料的激光直写能量分布模型；利用二分法确定各个焦平面的位置；根据各个焦平面的位置和激光直写能量分布模型，得到多束激光束对待刻蚀材料进行激光直写时在待刻蚀材料内产生的能量分布仿真结果；多束激光束对所述待刻蚀材料进行激光直写后在待刻蚀材料上产生预设的立体图案，立体图案的高宽比大于预设值。上述激光直写仿真的方法可以得到利用二分法确定各个焦平面的位置后，可以提高图案化后形成图像的保真度的结果，从而提高了在待刻蚀材料上书写高宽比图像的可行性，使得激光直写可以被用用到更多的交叉学科和领域。
-
公开(公告)号：CN112951291A
公开(公告)日：2021-06-11
申请号：CN202110412458.8
申请日：2021-04-16
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: G11C11/405
Abstract: 本发明涉及存储技术领域,公开了一种基于FDSO I技术的比特单元和存储器，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管和第二PMOS管，其中第一NMOS管和第二NMOS管作为控制开关，第三NMOS管、第四NMOS管、第一PMOS管和第二PMOS管作为信息存储用，通过在第一至第四NMOS管和第一至第二PMOS管的衬底引线接入反向偏压，可以降低本发明在进行低速读写时的操作电压和位置电压，远远小于采用平面体硅工艺设计的比特单元在使用时所需要的操作电压和维持电压。
-
公开(公告)号：CN112631774A
公开(公告)日：2021-04-09
申请号：CN202011544309.9
申请日：2020-12-23
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: G06F9/50
Abstract: 本申请提供一种基于网格计算的任务处理方法、装置、电子设备及计算机可读存储介质。其中方法包括：根据各网格计算节点所允许提供的计算资源建立网格计算池；在所述网格计算池中完成所有节点的网络信息服务NIS环境部署；接收通过NIS客户端登入用户上传的目标任务；利用预设的资源管理方式，将所述目标任务分配至所述网格计算池中相应的节点进行处理。相较于现有技术，通过本方案，能够在大量的资源中快速、无障碍地切换至空闲、可用的资源，使用户任务得到快速处理，从而提高资源使用率。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.054 seconds)
