半导体装置
    61.
    发明公开

    公开(公告)号:CN1702965A

    公开(公告)日:2005-11-30

    申请号:CN200510073880.6

    申请日:2005-05-26

    Inventor: 浅野哲郎

    Abstract: 一种半导体装置,在反向控制逻辑开关电路装置中,将控制端子和动作区域的连接装置即电阻配置在共同输入端子焊盘和FET之间。在各焊盘周边设有用于提高绝缘的杂质区域,在其和电阻等其它杂质区域近接的区域产生高频信号泄漏,插入损失增大这样的问题。在施加规定的电位且相邻的杂质区域间的衬底表面上配置漂移电位的浮动杂质区域。由此,可遮断耗尽层向相邻的杂质区域间的衬底的延伸,故可抑制高频信号的泄漏。特别是当在开关电路装置的共同输入端子焊盘的周边杂质区域和电阻之间配置浮动杂质区域时,可抑制从输入端子向高频信号GND的控制端子泄漏高频信号,抑制插入损失的增加。

    开关电路装置
    63.
    发明授权

    公开(公告)号:CN1194470C

    公开(公告)日:2005-03-23

    申请号:CN02106544.6

    申请日:2002-02-27

    Abstract: 在化合物半导体开关电路装置中,为进行开关动作,对每一个FET都设置了控制端点。因此,存在印刷基板的安装面积大的问题。本发明的课题具有如下特征:具备第1和第2 FET、与上述两FET的源电极或漏电极连接的公用输入端点、与上述两FET的漏电极或源电极连接的第1和第2输出端点、向上述第1 FET的上述第1输出端点供给规定的偏压的偏压装置、连接控制端点和上述第2输出端点的连接装置、使上述第2 FET的栅电极接地的接地装置、以及在上述公用输入端点和上述第2 FET的源电极或漏电极间隔直流的隔离装置,向与上述第1FET的栅电极连接的控制端点施加控制信号。

    化合物半导体开关电路装置

    公开(公告)号:CN1193427C

    公开(公告)日:2005-03-16

    申请号:CN02122742.X

    申请日:2002-06-10

    CPC classification number: H01L27/0605 H03K17/04106

    Abstract: 一种化合物半导体开关电路装置,以往在FET2的栅极与控制端子1连接、栅极1的栅极与控制端子2连接的密勒形状的逻辑中,必须象系袖带子般连接电阻,由于在芯片外周配置,所以,具有芯片尺寸大的问题。将两只平行电阻配置在共同输入端子和FET之间。而且以n+型杂质扩散区域形成电阻,将FET的一部分配置在控制端子和输出端子之间,可以和普通图形同一芯片尺寸实现密勒开关电路。

    肖特基势垒二极管及其制造方法

    公开(公告)号:CN1407633A

    公开(公告)日:2003-04-02

    申请号:CN02141457.2

    申请日:2002-08-30

    Abstract: 一种肖特基势垒二极管及其制造方法。目前,由于有台面型晶体管蚀刻及厚的聚酰亚胺层等,故不能推进芯片的小型化,并且,电极间存在距离,不能提高特性。另外,其制造方法中肖特基结部分的蚀刻控制很困难。本发明通过在基板表面设置n型及n+型离子注入区域形成动作区域,不再需要设置台面及聚酰亚胺层,可实现化合物半导体的平面型肖特基势垒二极管。可降低晶片的成本,由于可使电极间距离接近,故可实现芯片的缩小,也可提高高频特性。由于形成肖特基结区域时不蚀刻GaAs,故可制造再现性好的肖特基势垒二极管。

    化合物半导体装置的制造方法

    公开(公告)号:CN1396633A

    公开(公告)日:2003-02-12

    申请号:CN02140904.8

    申请日:2002-07-09

    CPC classification number: H01L29/045 H01L21/3043

    Abstract: 当以[01方向-1方向]的方向形成晶片的取向面,在与该取向面垂直、水平方向上进行切割时,会产生切割表面缺陷,所以存在半导体元件收率低下,切割速度慢,导致不能提高生产效率等问题。在以[01方向-0]、[001方向]、[001]、[010]的任何一个方向上形成取向面的晶片上形成图案。相对于[01方向-1方向]的方向,以45度交叉排列各芯片,进行切割。由于大幅度降低表面缺陷,所以能使芯片尺寸缩小,实现了晶片收率的提高和生产效率的提高。

Patent Agency Ranking