-
公开(公告)号：CN117675458A
公开(公告)日：2024-03-08
申请号：CN202310714285.4
申请日：2023-06-15
申请人： 三星电子株式会社
摘要： 提供数据接收装置。所述数据接收装置可包括虚设级块。虚设级块可包括m个虚设级，其中，m是大于或等于2的自然数。所述m个虚设级中的每个可被配置为使用虚设系数信息从虚设输入信号去除符号间干扰(ISI)，以生成没有ISI的虚设输出信号。所述m个虚设级中的每个还可被配置为输出虚设输出信号。正常级块可包括n个正常级，其中，n是大于或等于2的自然数。所述n个正常级中的每个可被配置为使用系数信息从输入信号去除ISI以生成没有ISI的输出信号，并且还可被配置为输出输出信号。
-
公开(公告)号：CN117596899A
公开(公告)日：2024-02-23
申请号：CN202311006865.4
申请日：2023-08-10
申请人： 三星电子株式会社
摘要： 本发明提供一种半导体封装，其中缓冲器芯片被引线键合到存储器管芯。该半导体封装包括半导体管芯堆叠、连接到第一组半导体管芯的第一组引线键合、连接到第二组半导体管芯的第二组引线键合、以及缓冲器芯片。第二组半导体管芯在第一组半导体管芯上。缓冲器芯片包括靠近半导体管芯堆叠的第一组管芯键合焊盘以及远离半导体管芯堆叠的第二组管芯键合焊盘。第二组引线键合延伸以连接到缓冲器芯片的第一组管芯键合焊盘，并且第一组引线键合延伸以连接到缓冲器芯片的第二组管芯键合焊盘。
-
公开(公告)号：CN117595864A
公开(公告)日：2024-02-23
申请号：CN202310800772.2
申请日：2023-06-30
申请人： 三星电子株式会社
摘要： 公开了数字锁相环及其操作方法。所述数字锁相环(PLL)包括：(i)数控振荡器(DCO)，被配置为：生成具有响应于频率控制信号可调节的频率的振荡信号，(ii)分频器，被配置为：响应于对所述振荡信号的频率进行分频而生成反馈信号，(iii)时间‑数字转换器(TDC)，被配置为：检测参考信号与反馈信号之间的相位差，并且基于所述相位差生成误差信号，以及(iv)数字环路滤波器，被配置为：响应于所述误差信号和所述振荡信号而生成频率控制信号。
-
公开(公告)号：CN116192579A
公开(公告)日：2023-05-30
申请号：CN202211499985.8
申请日：2022-11-28
摘要： 一种接收器包括：差分信号生成器，其接收单端信号，并且基于单端信号、参考信号和一对补偿信号来生成具有正信号和负信号的差分信号；一对充电电路，其在时钟信号的逻辑低时段中将第一节点和第二节点充电至电源电平；一对放电电路，其在时钟信号的逻辑高时段中分别根据正信号的电平和负信号的电平对第一节点和第二节点进行放电；比较器，其将第一节点和第二节点的信号电平进行比较，并且输出差分信号的偏移检测信号；以及偏移补偿器，其将各自基于偏移检测信号调整的参考信号和一对补偿信号输出到差分信号生成器。
-
公开(公告)号：CN116192174A
公开(公告)日：2023-05-30
申请号：CN202211511979.X
申请日：2022-11-29
摘要： 提供偏移检测器电路、接收器、以及补偿差分信号发生器的偏移的方法。偏移检测器电路包括：数字信号寄存器，其存储基于单端PAM‑N信号生成的数字信号中的在最近的M个信号时段中接收的M个单位数字信号，M是自然数，N是奇数；比较器，其输出基于PAM‑N信号从差分信号发生器生成的差分信号中包括的一对信号的比较信号；比较结果寄存器，其存储比较信号中的与最近的M个信号时段相对应的M个单位比较信号；模式检测器，其在M个单位数字信号与预定信号模式匹配时输出检测信号；以及偏移检查器，其响应于检测信号来检查M个单位比较信号的模式，并且当M个单位比较信号的模式与预定偏移模式匹配时输出偏移检测信号。
-
公开(公告)号：CN115967380A
公开(公告)日：2023-04-14
申请号：CN202211222707.8
申请日：2022-10-08
申请人： 三星电子株式会社
摘要： 一种用于时钟信号的延迟电路，包括第一信号发生器、第一反相电路、第二信号发生器和第二反相电路。第一信号发生器被配置为基于延迟码生成多个第一开关信号。第一反相电路包括多个第一反相器，其分别响应于多个第一开关信号而选择性地开启，并且被配置为调节时钟信号的第一边沿和第二边沿两者的第一延迟时间。第二信号发生器被配置为基于占空比码生成多个第二开关信号。第二反相电路包括多个第二上拉单元和多个第二下拉单元，多个第二上拉单元中的相应的第二上拉单元或多个第二下拉单元中的相应的第二下拉单元响应于多个第二开关信号中的相应的第二开关信号而选择性地开启。第二反相电路被配置为调节时钟信号的第一边沿、第二边沿、或第一边沿和第二边沿两者的第二延迟时间。
-
公开(公告)号：CN115223607A
公开(公告)日：2022-10-21
申请号：CN202111559801.8
申请日：2021-12-20
申请人： 三星电子株式会社
IPC分类号： G11C7/22
摘要： 公开了正交误差校正电路和包括其的半导体存储器装置。所述正交误差校正电路包括占空比调节电路、相位内插器、鉴相器和延迟控制电路。占空比调节电路通过以下操作生成其偏移和占空比误差被同时调节的第一校正时钟信号和第二校正时钟信号：基于第一控制码集至第三控制码集和固定控制码集，调节第二时钟信号的边沿的延迟并且调节第一时钟信号的下降沿的延迟。相位内插器通过对从第一调节时钟信号至第四调节时钟信号选择的第二选择时钟信号进行延迟，生成第二延迟选择时钟信号。鉴相器检测第一选择时钟信号与第二延迟选择时钟信号之间的相位差以生成上信号和/或下信号。延迟控制电路基于上信号和/或下信号生成第一控制码集至第四控制码集。
-
公开(公告)号：CN114696762A
公开(公告)日：2022-07-01
申请号：CN202111549028.7
申请日：2021-12-17
申请人： 三星电子株式会社
摘要： 一种放大器电路包括第一单元电路和第二单元电路。第一单元电路可以包括第一电流镜电路和第一输入电路，该第一电流镜电路包括第一有源电感器，该第一有源电感器包括P沟道晶体管，该第一输入电路被配置为基于差分输入信号对来生成第一差分电流和第二差分电流。第二单元电路可以包括第二电流镜电路和第二输入电路，该第二电流镜电路包括第二有源电感器，该第二有源电感器包括P沟道晶体管，该第二输入电路被配置为基于差分输入信号对来生成第三差分电流和第四差分电流。
-
公开(公告)号：CN114637713A
公开(公告)日：2022-06-17
申请号：CN202111023215.1
申请日：2021-09-01
申请人： 三星电子株式会社
摘要： 提供了一种转译器件、一种测试系统和一种存储器系统。该转译器件包括：多个第一输入/输出(I/O)电路，基于脉冲幅度调制(PAM)‑M模式通过多个引脚分别发送和接收第一信号；第二I/O电路，基于PAM‑N模式通过一个或多个引脚发送和接收第二信号；以及转译电路，将第一信号转译为第二信号并将第二信号转译为第一信号。M和N是2或更大的不同整数。
-
公开(公告)号：CN114551397A
公开(公告)日：2022-05-27
申请号：CN202111346238.6
申请日：2021-11-15
申请人： 三星电子株式会社
IPC分类号： H01L23/528 , H01L27/115
摘要： 一种非易失性存储器芯片，包括：单元区域，该单元区域包括第一表面、与第一表面相对的第二表面、第一单元结构以及与第一单元结构间隔开的第二单元结构；在单元区域的第一表面上的外围电路区域，外围电路区域包括连接到第一单元结构的第一外围电路、连接到第二单元结构的第二外围电路以及在第一外围电路和第二外围电路之间的连接电路；通孔，该通孔在第一单元结构和第二单元结构之间并从单元区域的第二表面延伸到外围电路区域的连接电路；重分布层，该重分布层覆盖单元区域的第二表面上的通孔、连接到通孔并沿着第二表面延伸；和芯片焊盘，该芯片焊盘连接到重分布层。
-
-
-
-
-
-
-
-
-
搜索结果
106 条记录 (耗时 0.037 秒)
