-
公开(公告)号：CN116192579A
公开(公告)日：2023-05-30
申请号：CN202211499985.8
申请日：2022-11-28
摘要： 一种接收器包括：差分信号生成器，其接收单端信号，并且基于单端信号、参考信号和一对补偿信号来生成具有正信号和负信号的差分信号；一对充电电路，其在时钟信号的逻辑低时段中将第一节点和第二节点充电至电源电平；一对放电电路，其在时钟信号的逻辑高时段中分别根据正信号的电平和负信号的电平对第一节点和第二节点进行放电；比较器，其将第一节点和第二节点的信号电平进行比较，并且输出差分信号的偏移检测信号；以及偏移补偿器，其将各自基于偏移检测信号调整的参考信号和一对补偿信号输出到差分信号生成器。
-
公开(公告)号：CN116192174A
公开(公告)日：2023-05-30
申请号：CN202211511979.X
申请日：2022-11-29
摘要： 提供偏移检测器电路、接收器、以及补偿差分信号发生器的偏移的方法。偏移检测器电路包括：数字信号寄存器，其存储基于单端PAM‑N信号生成的数字信号中的在最近的M个信号时段中接收的M个单位数字信号，M是自然数，N是奇数；比较器，其输出基于PAM‑N信号从差分信号发生器生成的差分信号中包括的一对信号的比较信号；比较结果寄存器，其存储比较信号中的与最近的M个信号时段相对应的M个单位比较信号；模式检测器，其在M个单位数字信号与预定信号模式匹配时输出检测信号；以及偏移检查器，其响应于检测信号来检查M个单位比较信号的模式，并且当M个单位比较信号的模式与预定偏移模式匹配时输出偏移检测信号。
-
公开(公告)号：CN118174712A
公开(公告)日：2024-06-11
申请号：CN202311655808.9
申请日：2023-12-04
申请人： 三星电子株式会社
IPC分类号： H03K19/00 , G11C5/14 , H03K19/003
摘要： 提供了电源门控电路及包括电源门控电路的半导体芯片。所述电源门控电路包括：电源门控晶体管；栅极偏压生成电路，被配置为向所述电源门控晶体管的栅极提供栅极偏压控制信号；以及本体偏压生成电路，被配置为向所述电源门控晶体管的本体提供本体偏压控制信号，其中，当所述电源门控晶体管导通时，所述栅极偏压生成电路提供具有正电压电平的所述栅极偏压控制信号，并且所述本体偏压生成电路提供具有正电压电平的所述本体偏压控制信号，以及当所述电源门控晶体管关断时，所述栅极偏压生成电路提供具有接地电压电平或负电压电平的所述栅极偏压控制信号，并且所述本体偏压生成电路提供具有所述接地电压电平或所述负电压电平的所述本体偏压控制信号。
-
公开(公告)号：CN118057749A
公开(公告)日：2024-05-21
申请号：CN202310814837.9
申请日：2023-07-04
申请人： 三星电子株式会社
摘要： 一种发送器包括数据生成器、串行器、传输驱动器和反馈电路。数据生成器通过基于经调节的时钟信号调节输入数据信号和测试数据中的每一个的延迟量来生成重定时数据信号和重定时测试数据。串行器通过基于多相时钟信号对重定时数据信号进行串行化来生成串行数据信号。传输驱动器基于串行数据信号来生成输出数据信号，并且通过信道来发送输出数据信号。反馈电路通过与重定时数据信号的路径不同的单独路径来检测重定时测试数据的建立裕度和保持裕度，并且通过基于重定时测试数据的检测到的建立裕度和保持裕度调节多相时钟信号的延迟量，生成经调节的时钟信号。
-
公开(公告)号：CN118367931A
公开(公告)日：2024-07-19
申请号：CN202311373412.5
申请日：2023-10-23
申请人： 三星电子株式会社
摘要： 提供模数转换电路及对其操作电压进行校正的方法。所述模数转换电路包括：模数转换器(ADC)，被配置为从外部源接收输入信号和第一时钟信号，并且输出第二时钟信号和数字输出信号；决策计数器，被配置为每当从模数转换器接收的第二时钟信号被施加到决策计数器时使决策计数值递增；电压控制逻辑，被配置为基于将决策计数值与参考计数值进行比较的结果来输出控制信号；以及调节器，被配置为输出操作电压，其中，ADC被配置为调整第二时钟信号的周期，并且电压控制逻辑被配置为经由控制信号来控制调节器输出校正后的操作电压。
-
公开(公告)号：CN115881182A
公开(公告)日：2023-03-31
申请号：CN202211184051.5
申请日：2022-09-27
申请人： 三星电子株式会社
IPC分类号： G11C7/22 , G11C11/4076
摘要： 一种相位校正电路包括接收输入时钟信号并将输入时钟信号延迟第一延迟时间那么长以将输出时钟信号输出到第0节点的延迟电路、第一微调电路和第二微调电路。第一微调电路包括与第0节点连接的第一端子、接收第一控制信号的第二端子、以及第三端子，并且第二微调电路包括与第三端子连接的第四端子、接收第二控制信号的第五端子以及与负载电容器连接的第六端子。响应于第一控制信号，输出时钟信号可以被进一步延迟第二延迟时间那么长，第二延迟时间比第一延迟时间短。响应于第二控制信号，输出时钟信号可以被提前第三延迟时间那么长，第三延迟时间比第一延迟时间短。
-
公开(公告)号：CN117170927A
公开(公告)日：2023-12-05
申请号：CN202310219180.1
申请日：2023-03-07
申请人： 三星电子株式会社
IPC分类号： G06F11/10
摘要： 公开了一种电子设备，包括：ECC解码器，针对多个ECC组中的每一个ECC组，对包括多个PAM‑4符号的数据片执行ECC解码来生成ECC解码后的数据片；CRC解码器，对ECC解码后的数据片执行CRC解码来获得数据；以及擦除解码单元，当CRC解码失败时针对每个PAM‑4符号计算LLR，基于LLR针对多个ECC组中的每一个ECC组从多个PAM‑4符号中提取错误符号候选，并且在擦除错误符号候选之后再次执行ECC解码。
-
公开(公告)号：CN116737052A
公开(公告)日：2023-09-12
申请号：CN202310056718.1
申请日：2023-01-17
申请人： 三星电子株式会社
摘要： 提供了将输入信号转换为数字值的电子装置及其操作方法。所述电子装置可以包括：模数转换器电路，响应于时钟信号将输入信号的电平转换为数字输入值；振荡器，生成所述时钟信号；第一均衡电路，通过使所述数字输入值均衡来生成数字输出信号；第一检相器电路，检测所述数字输出信号的相位并且生成数字相位值；环路滤波器，基于所述数字相位值生成第一数字输出值；第二均衡电路，通过使所述数字输入值均衡来生成数字中间值；以及第二检相器电路，检测所述数字中间值的相位并且生成第二数字输出值。所述振荡器可以基于所述第一数字输出值和所述第二数字输出值调整所述时钟信号的频率。
-
公开(公告)号：CN116257474A
公开(公告)日：2023-06-13
申请号：CN202211567454.8
申请日：2022-12-07
申请人： 三星电子株式会社
摘要： 提供了一种并串接口电路以及具有其的发送装置。所述并串接口电路包括：均衡器，其用于将奇数数据延迟半个周期，并顺序地生成奇数前置数据、奇数主数据和奇数后置数据，并且将偶数数据延迟半个周期，并顺序地生成偶数前置数据、偶数主数据和偶数后置数据；最终并串转换器，其用于顺序地且交替地选择所述偶数前置数据和所述奇数前置数据以生成前置数据，顺序地且交替地选择反相奇数主数据和反相偶数主数据以生成反相主数据，并且顺序地且交替地选择所述偶数后置数据和所述奇数后置数据以生成后置数据；以及驱动器，其用于驱动所述前置数据以生成前置数据电平，驱动所述反相主数据以生成反相主数据电平，并且驱动所述后置数据以生成后置数据电平。
-
公开(公告)号：CN115080475A
公开(公告)日：2022-09-20
申请号：CN202210119251.6
申请日：2022-02-08
申请人： 三星电子株式会社
摘要： 提供一种用于编码和解码的装置和方法，以实现具有最小开销的最大转换避免编码。示例性装置通过使用表示数据突发中的一些比特值与符号之间的相关性的子块查找表、基于数据突发的其余比特值选择性地将子块查找表互连的组合查找表、以及指定与接收的码字中的每一个的符号对应的子块查找表的码字解码查找表，来执行编码和/或解码。
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.034 秒)
