公开(公告)号：CN116257474A

公开(公告)日：2023-06-13

申请号：CN202211567454.8

申请日：2022-12-07

Applicant: 三星电子株式会社

Inventor： 申殷昔 ,  郑宇哲 ,  高正昊 ,  郭明保 ,  朴宰佑 ,  任善宰 ,  崔桢焕

IPC: G06F13/38 ,  H03M9/00

Abstract: 提供了一种并串接口电路以及具有其的发送装置。所述并串接口电路包括：均衡器，其用于将奇数数据延迟半个周期，并顺序地生成奇数前置数据、奇数主数据和奇数后置数据，并且将偶数数据延迟半个周期，并顺序地生成偶数前置数据、偶数主数据和偶数后置数据；最终并串转换器，其用于顺序地且交替地选择所述偶数前置数据和所述奇数前置数据以生成前置数据，顺序地且交替地选择反相奇数主数据和反相偶数主数据以生成反相主数据，并且顺序地且交替地选择所述偶数后置数据和所述奇数后置数据以生成后置数据；以及驱动器，其用于驱动所述前置数据以生成前置数据电平，驱动所述反相主数据以生成反相主数据电平，并且驱动所述后置数据以生成后置数据电平。