公开(公告)号：CN118284057A

公开(公告)日：2024-07-02

申请号：CN202311728771.8

申请日：2023-12-15

Applicant: 三星电子株式会社

Inventor： 申昊文 ,  朴钟埙 ,  梁珠永 ,  黄正锡 ,  金成勋 ,  郭判硕 ,  金雅廪 ,  李明勋 ,  俞昌渊 ,  裴茂圭 ,  李先健

IPC: H10B43/50 ,  H10B43/35 ,  H10B43/27

Abstract: 一种非易失性存储器装置可包括存储器单元区域和在竖直方向上位于存储器单元区域下方的外围电路区域。存储器单元区域可包括在竖直方向上延伸的多个沟道结构、在多个沟道结构上方的第一金属层、在第一金属层上方的第一封盖层、在第一封盖层上方的第一上绝缘层、以及穿透第一封盖层的至少一个第一虚设接触件。第一金属层可包括多条位线和至少一条虚设位线。位线可分别连接到多个沟道结构。至少一个第一虚设接触件可在至少一条虚设位线上并且可为第一上绝缘层中的氢离子提供迁移路径。

公开(公告)号：CN117202663A

公开(公告)日：2023-12-08

申请号：CN202310636728.2

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  李明勋

IPC: H10B12/00 ,  H01L29/06

Abstract: 一种半导体器件可以包括：第一衬底结构，包括板层、堆叠在板层上的栅电极、穿透栅电极的沟道结构、以及沟道结构上的第一接合金属层；以及第二衬底结构，连接到第一衬底结构，并且包括具有有源区的衬底、在衬底中限定有源区的器件隔离层、衬底的一个表面上的电路器件、以及连接到第一接合金属层的第二接合金属层，器件隔离层包括具有不同高度的第一器件隔离层和第二器件隔离层，并且有源区包括通过第一器件隔离层间隔开并通过衬底彼此连接的第一有源区、以及通过第二器件隔离层与第一有源区分开的第二有源区。

公开(公告)号：CN114639680A

公开(公告)日：2022-06-17

申请号：CN202111457906.2

申请日：2021-12-02

Applicant: 三星电子株式会社

Inventor： 高獍鍲 ,  李明勋 ,  郭判硕 ,  边大锡

IPC: H01L27/11529 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578 ,  G11C16/04

Abstract: 一种非易失性存储器器件，包括：外围逻辑结构，包括衬底上的外围电路；水平半导体层，沿外围逻辑结构的上表面延伸；堆叠结构，沿第一方向布置在水平半导体层上，并且包括沿垂直于衬底的方向交替堆叠的层间绝缘膜和导电膜；第一开口，设置在堆叠结构之间并包括在水平半导体层中以暴露外围逻辑结构的一部分；以及第二开口，从第一开口沿与第一方向不同的第二方向布置，包括在水平半导体层中，并且设置为与第一开口相邻。外围逻辑结构包括在平面视图中与第二开口重叠并控制多个堆叠结构的操作的控制晶体管。

公开(公告)号：CN114551397A

公开(公告)日：2022-05-27

申请号：CN202111346238.6

申请日：2021-11-15

Applicant: 三星电子株式会社

Inventor： 李民宰 ,  卞辰瑫 ,  孙永训 ,  崔荣暾 ,  郭判硕 ,  李明勋 ,  崔桢焕

IPC: H01L23/528 ,  H01L27/115

Abstract: 一种非易失性存储器芯片，包括：单元区域，该单元区域包括第一表面、与第一表面相对的第二表面、第一单元结构以及与第一单元结构间隔开的第二单元结构；在单元区域的第一表面上的外围电路区域，外围电路区域包括连接到第一单元结构的第一外围电路、连接到第二单元结构的第二外围电路以及在第一外围电路和第二外围电路之间的连接电路；通孔，该通孔在第一单元结构和第二单元结构之间并从单元区域的第二表面延伸到外围电路区域的连接电路；重分布层，该重分布层覆盖单元区域的第二表面上的通孔、连接到通孔并沿着第二表面延伸；和芯片焊盘，该芯片焊盘连接到重分布层。