公开(公告)号：CN117595864A

公开(公告)日：2024-02-23

申请号：CN202310800772.2

申请日：2023-06-30

Applicant: 三星电子株式会社

Inventor： 李镕善 ,  朴宰佑 ,  郭明保 ,  郑振旭 ,  崔桢焕

IPC: H03L7/093 ,  H03L7/099

Abstract: 公开了数字锁相环及其操作方法。所述数字锁相环(PLL)包括：(i)数控振荡器(DCO)，被配置为：生成具有响应于频率控制信号可调节的频率的振荡信号，(ii)分频器，被配置为：响应于对所述振荡信号的频率进行分频而生成反馈信号，(iii)时间‑数字转换器(TDC)，被配置为：检测参考信号与反馈信号之间的相位差，并且基于所述相位差生成误差信号，以及(iv)数字环路滤波器，被配置为：响应于所述误差信号和所述振荡信号而生成频率控制信号。

公开(公告)号：CN114257240A

公开(公告)日：2022-03-29

申请号：CN202111042142.0

申请日：2021-09-07

Applicant: 三星电子株式会社

Inventor： 郑宇哲 ,  李镕善

IPC: H03L7/193 ,  H03L7/093

Abstract: 一种锁相环设备可以包括：频率调制电路，被配置为基于输入信号输出通过将输入信号的频率乘以预定比率所获得的参考信号；Σ–Δ调制器，被配置为以与参考信号的频率成比例的次数来输出关于多个分频比率中的一个的分频比率信息；以及锁相环(PLL)电路，被配置为基于命令信号来确定是否激活，并且在激活时基于分数分频来执行锁相操作，该分数分频基于参考信号和分频比率信息。

公开(公告)号：CN120017051A

公开(公告)日：2025-05-16

申请号：CN202411634482.6

申请日：2024-11-15

Applicant: 三星电子株式会社

Inventor： 李镕善 ,  朴善义 ,  朴宰佑 ,  郑振旭 ,  郭明保

IPC: H03L7/099 ,  H03L7/18 ,  H03L7/093

Abstract: 提供了一种用于生成时钟的设备和方法。所述设备包括：锁相环电路，通过振荡器生成具有指定频率的第一时钟信号；监测电路，监测响应于第一时钟信号而接收的第一信号的第一误码率(BER)；以及控制逻辑电路，基于监测结果来控制锁相环电路。控制逻辑电路在第一误码率等于或大于预设阈值时，将包括在锁相环电路中的第一升压电流源与振荡器连接，并且在第一误码率小于阈值时，将先前与振荡器连接的第二升压电流源与振荡器断开。