-
公开(公告)号：CN113936711A
公开(公告)日：2022-01-14
申请号：CN202110556111.0
申请日：2021-05-21
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 公开了一种时钟转换电路，其包括第一开关，该第一开关连接在用于接收第二输入时钟的第一输入节点与第一节点之间，并响应于第一输入时钟的第一逻辑状态进行操作，第二输入时钟相对于第一输入时钟延迟多达90度；第二开关，该第二开关连接在用于接收第一输入时钟的第二输入节点与第二节点之间，并响应于第二输入时钟的第二逻辑状态进行操作；和第三开关，该第三开关连接在第二节点与接地节点之间，并响应于第二输入时钟的与第二输入时钟的第二逻辑状态相反的第一逻辑状态进行操作。
-
公开(公告)号：CN115412065A
公开(公告)日：2022-11-29
申请号：CN202210588615.5
申请日：2022-05-26
Applicant: 三星电子株式会社
Abstract: 提供了一种发射器电路、选择电路和操作选择电路的方法。发射器电路包括：时钟生成器，其被配置为生成具有不同相位的多个时钟信号；以及多个选择电路，其被配置为接收多个并行数据信号，以及基于多个时钟信号和接收的多个并行数据信号在输出节点输出串行数据信号。多个选择电路中的每一个包括：数据多路复用器，其被配置为基于多个并行数据信号中的接收到的一个和多个时钟信号生成多个数据选择信号；控制信号生成器，其被配置为基于多个数据选择信号生成第一控制信号和第二控制信号；以及输出驱动器，其连接至输出节点，并且被配置为：基于第一控制信号为输出节点预充电，或者基于第二控制信号将输出节点放电。
-
公开(公告)号：CN115408325A
公开(公告)日：2022-11-29
申请号：CN202210550849.0
申请日：2022-05-18
Applicant: 三星电子株式会社
Abstract: 提供了一种接收并行信号并且响应于并行信号而输出串行信号的发送器电路及其操作方法。所述发送器电路可以包括：时钟生成器，其生成具有各自不同的相位的第一时钟信号；复用器，其包括选择电路，所述选择电路分别被配置为响应于第一时钟信号中的至少两个而将并行信号中的至少两个选择性地提供到输出节点；以及输出驱动器，其通过放大输出节点处的信号来生成串行信号。
-
公开(公告)号：CN118351900A
公开(公告)日：2024-07-16
申请号：CN202410030298.4
申请日：2024-01-09
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 提供了正交误差校正电路和具有其的存储器装置。存储器装置包括：时钟接收器，其接收外部时钟信号；发送器，其并行地接收第一至第N数据并且基于包括不同相位的第一至第N时钟信号顺序地输出第一至第N数据；正交误差校正电路，其校正第一至第N时钟信号之间的偏斜，其中，外部时钟信号包括与第一至第N时钟信号相同的频率，并且正交误差校正电路选择性地接收第一至第N时钟信号中的第一时钟信号，基于相对于第一时钟信号的延迟操作产生包括与第一时钟信号的相位不同的相位的第二时钟信号，并且通过执行基于第一时钟信号和第二时钟信号产生的第一至第N时钟信号之间的相位比较来校正第一至第N时钟信号之间的偏斜。
-
公开(公告)号：CN115967380A
公开(公告)日：2023-04-14
申请号：CN202211222707.8
申请日：2022-10-08
Applicant: 三星电子株式会社
Abstract: 一种用于时钟信号的延迟电路，包括第一信号发生器、第一反相电路、第二信号发生器和第二反相电路。第一信号发生器被配置为基于延迟码生成多个第一开关信号。第一反相电路包括多个第一反相器，其分别响应于多个第一开关信号而选择性地开启，并且被配置为调节时钟信号的第一边沿和第二边沿两者的第一延迟时间。第二信号发生器被配置为基于占空比码生成多个第二开关信号。第二反相电路包括多个第二上拉单元和多个第二下拉单元，多个第二上拉单元中的相应的第二上拉单元或多个第二下拉单元中的相应的第二下拉单元响应于多个第二开关信号中的相应的第二开关信号而选择性地开启。第二反相电路被配置为调节时钟信号的第一边沿、第二边沿、或第一边沿和第二边沿两者的第二延迟时间。
-
Patent Agency Ranking
公开(公告)号：CN114078554A
公开(公告)日：2022-02-22
申请号：CN202110891702.3
申请日：2021-08-04
Applicant: 三星电子株式会社
Abstract: 提供了生成多电平信号的方法和基于多电平信号发送数据的方法。在生成具有彼此不同的三个或更多个电压电平中的一个电压电平的多电平信号的方法中，包括两个或更多个位的输入数据被接收。两个或更多个驱动路径中的至少一个驱动路径的驱动强度基于所述两个或更多个位被改变，使得输出数据信号在其期间从第一电压电平被转变为第二电压电平的第一转变时间被改变。作为多电平信号的输出数据信号被生成，使得输出数据信号的第一转变时间被改变，并且输出数据信号在其期间从第一电压电平被转变为与第二电压电平不同的第三电压电平的第二转变时间被保持。
-
公开(公告)号：CN118136066A
公开(公告)日：2024-06-04
申请号：CN202311615963.8
申请日：2023-11-29
Applicant: 三星电子株式会社
Abstract: 一种半导体设备，包括：相位分离器，被配置为通过使用具有不同相位的多个外部时钟信号输出具有不同相位的多个时钟信号；多个码生成器，被配置为接收从多个时钟信号确定的选择时钟信号对，并输出与选择时钟信号对之间的相位差误差相对应的相位码；以及延迟电路，被配置为在锁定时间期间参考相位码至少部分地同时调整多个外部时钟信号中的每一个的上升沿和下降沿中的至少两个。
-
公开(公告)号：CN116092540A
公开(公告)日：2023-05-09
申请号：CN202211128836.0
申请日：2022-09-16
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种方法包括：使用初始上拉代码和初始下拉代码测量第一上拉电路、第二上拉电路、第三上拉电路、第一下拉电路、第二下拉电路和第三下拉电路的线性度，第一上拉电路、第二上拉电路和第三上拉电路中的每一个上拉电路具有基于相应的上拉代码而确定的相应的电阻值，并且第一下拉电路、第二下拉电路和第三下拉电路中的每一个下拉电路具有基于相应的下拉代码而确定的相应的电阻值，以及基于测量结果确定校准设置指示器，该校准设置指示器指示包括第一上拉电路、第二上拉电路、第三上拉电路、第一下拉电路、第二下拉电路和第三下拉电路在内的发送驱动器的校准方法。
-
公开(公告)号：CN114446376A
公开(公告)日：2022-05-06
申请号：CN202111200481.7
申请日：2021-10-14
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括：多相时钟发生器，产生多个分频时钟信号；第一纠错块，接收多个分频时钟信号中的第一分频时钟信号；第一数据多路复用器，发送对应于第一分频时钟信号的第一最低有效位数据；第二纠错块，接收第一分频时钟信号；以及第二数据多路复用器，发送对应于第一分频时钟信号的第一最高有效位数据。第一纠错块接收第一最低有效位数据，并校正第一最低有效位数据的切换时间。第二纠错块接收第一最高有效位数据，并校正第一最高有效位数据的切换时间。
-
公开(公告)号：CN114078504A
公开(公告)日：2022-02-22
申请号：CN202110922990.4
申请日：2021-08-12
Applicant: 三星电子株式会社
Abstract: 提供了生成多电平信号的方法和基于多电平信号发送数据的方法。生成具有彼此不同的三个或更多个电压电平中的一个电压电平的多电平信号的方法包括：执行第一电压设置操作，在第一电压设置操作中，第一电压间隔和第二电压间隔被调整为彼此不同的，其中，第一电压间隔表示第一对相邻的电压电平之间的差，第二电压间隔表示第二对相邻的电压电平之间的差；执行第二电压设置操作，在第二电压设置操作中，电压摆幅宽度被调整，电压摆幅宽度表示所述三个或更多个电压电平之中的最低电压电平与最高电压电平之间的差；以及基于包括两个或更多个位的输入数据、第一电压设置操作的结果以及第二电压设置操作的结果，生成作为多电平信号的输出数据信号。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.022 seconds)
