公开(公告)号：CN103811351B

公开(公告)日：2017-05-24

申请号：CN201310075181.X

申请日：2013-03-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  郭紫微 ,  蔡俊雄 ,  许俊豪

IPC: H01L21/336 ,  H01L21/20

CPC classification number: H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 形成外延部件的方法。本发明提供一种集成电路器件和制造该集成电路器件的方法。所披露的方法提供了基本上无缺陷的外延部件。一种示例性方法包括：在衬底上方形成栅极结构；在衬底中形成凹槽从而使栅极结构介于凹槽之间；以及在凹槽中形成源极/漏极外延部件。形成源极/漏极外延部件包括：实施选择性外延生长工艺以在凹槽中形成外延层，以及实施选择性回蚀刻工艺以从外延层移除位错区。

公开(公告)号：CN104916641A

公开(公告)日：2015-09-16

申请号：CN201410236347.6

申请日：2014-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  李汝谅 ,  李一庭 ,  高铭祥

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/42328 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明涉及具有设置在共源极区域和共擦除区域之间的、带有基本平坦的顶面的共源极氧化物层的嵌入式闪存单元及其形成方法。在一些实施例中，该嵌入式闪存单元具有半导体衬底，该半导体衬底带有通过第一沟道区域与第一漏极区域间隔开且通过第二沟道区域与第二漏极区域间隔开的共源极区域。通过原位蒸汽生成(ISSG)工艺在共源极区域上面的位置处形成高质量共源极氧化物层。第一和第二浮置栅极在第一和第二沟道区域上方设置在共擦除栅极的相对侧上，其中，该共擦除栅极具有的基本平坦的底面与共源极氧化物层的基本平坦的顶面邻接。

公开(公告)号：CN103035526A

公开(公告)日：2013-04-10

申请号：CN201210005711.9

申请日：2012-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李彦儒 ,  游明华 ,  李资良 ,  李启弘 ,  蔡邦彦 ,  舒丽丽 ,  林逸宏 ,  郑有宏

IPC: H01L21/336 ,  H01L21/8238

CPC classification number: H01L29/7848 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02661 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3083 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/045 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7845 ,  H01L29/7846

Abstract: 公开了一种用于制造半导体器件的方法。在衬底的腔室中且邻近衬底中的隔离结构形成应变材料。应变材料具有位于衬底的表面上方的角部。所公开的方法提供了改进方法，该改进方法用于形成邻近隔离结构并具有位于衬底腔室中的增加部分的应变材料，从而增强载流子迁移率并且提升器件性能。在实施例中，采用蚀刻工艺通过去除至少一部分角部来再分布应变材料使其位于腔室中，从而实现改进的形成方法。本发明提供了半导体器件及其制造方法。

公开(公告)号：CN102646596A

公开(公告)日：2012-08-22

申请号：CN201210008193.6

申请日：2012-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  李启弘 ,  李资良 ,  林逸宏

IPC: H01L21/336 ,  H01L21/8238

Abstract: 本发明公开了一种通过使用组合外延生长减少变化的方案，其中具体公开了一种用于形成半导体结构的方法，包括：在晶圆中的半导体衬底之上形成栅极堆叠件；在半导体衬底中以及与栅极堆叠件相邻地形成凹槽；以及执行选择外延生长以在凹槽中生长半导体材料，从而形成外延区域。执行选择外延生长的步骤包括：利用在第一生长阶段中使用的工艺气体的第一E/G比率执行第一生长阶段；以及利用不同于第一E/G比率的、在第二生长阶段中使用的工艺气体的第二E/G比率执行第二生长阶段。

公开(公告)号：CN102254866A

公开(公告)日：2011-11-23

申请号：CN201010547530.X

申请日：2010-11-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  李启弘 ,  李资良

IPC: H01L21/8234 ,  H01L21/306

CPC classification number: H01L29/66636 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/3065 ,  H01L21/823412 ,  H01L21/823425 ,  H01L27/1116 ,  H01L29/7848

Abstract: 本发明提供一种半导体结构的形成方法，该方法包括于一半导体基板的上方形成一栅极堆叠结构；于上述半导体基板中形成一凹陷，且邻接于上述栅极堆叠结构；进行一选择性成长步骤，以于上述凹陷中成长一半导体材料，以形成一外延区；进行上述选择性成长步骤之后，对上述外延区进行一选择性回蚀刻步骤，其中使用包括用以成长上述半导体材料的一第一气体和用以蚀刻上述外延区的一第二气体的工艺气体进行上述选择性回蚀刻步骤。本发明可借由选择性回蚀刻步骤减少图案负载效应，以达到形成更均一的外延区，且改善外延区的轮廓。可减少甚至消除外延区的琢面。

公开(公告)号：CN102237312A

公开(公告)日：2011-11-09

申请号：CN201010534184.1

申请日：2010-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  陆志诚 ,  游明华 ,  李启弘 ,  李资良

IPC: H01L21/8238 ,  H01L21/20 ,  H01L21/306

CPC classification number: H01L21/20 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/3065 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66477 ,  H01L29/7848

Abstract: 本发明公开一半导体元件的制造方法，包括：选择性生长一材料于一基板的一上表面；选择性生长一保护层于该材料上；以及于一蚀刻气体中移除部分该保护层。本发明可完全移除颗粒，而留下应变材料以提高载子迁移率并提升元件效能与产率。