-
公开(公告)号：CN112993011A
公开(公告)日：2021-06-18
申请号：CN202011493051.4
申请日：2020-12-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088 , H01L21/8234 , H01L21/336 , B82Y40/00
Abstract: 本发明实施例提供一种半导体结构及其形成方法。半导体结构包含位于基底之上的第一全绕式栅极场效晶体管以及相邻于第一全绕式栅极场效晶体管的第一鳍式场效晶体管，第一全绕式栅极场效晶体管包含多个第一纳米结构以及围绕第一纳米结构的第一栅极堆叠。第一鳍式场效晶体管包含第一鳍结构以及位于第一鳍结构之上的第二栅极堆叠。半导体结构还包含栅极切割部件，栅极切割部件插入第一全绕式栅极场效晶体管的第一栅极堆叠与第一鳍式场效晶体管的第二栅极堆叠之间。
-
公开(公告)号：CN111952447A
公开(公告)日：2020-11-17
申请号：CN201911416522.9
申请日：2019-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 相变化记忆体装置包括底部电极、底部记忆体层、顶部记忆体层和顶部电极。底部记忆体层位于底部电极上方。底部记忆体层具有第一高度并包括锥形部分和颈部。锥形部分具有第二高度。第二高度与第一高度的比例在约0.2至约0.5的范围内。颈部位于锥形部分和底部电极之间。顶部记忆体层位于底部记忆体层之上。底部记忆体层的锥形部分在从顶部记忆体层朝向颈部的方向上逐渐变细。顶部电极位于顶部记忆体层之上。
-
公开(公告)号：CN111640860A
公开(公告)日：2020-09-08
申请号：CN201910512108.1
申请日：2019-06-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施方式中，本揭示内容关于一种集成晶片，其包括设置在底部电极之上的相变材料，并且相变材料配置为当温度变化时从晶质结构变为非晶质结构。顶部电极设置在相变材料的上表面之上。通孔电性接触顶部电极的顶表面。此外，相变材料的上表面的最大宽度小于相变材料的底表面的最大宽度。
-
公开(公告)号：CN111276543A
公开(公告)日：2020-06-12
申请号：CN202010102070.3
申请日：2014-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/423 , H01L21/8234 , H01L29/417
Abstract: 本发明公开了一种半导体器件及其制造方法。在一些实施例中，一种制造半导体器件的方法包括：提供具有凹槽和衬垫凹槽的介电层的工件；在凹槽内形成导电结构，其中，导电结构部分地填充凹槽；以及使介电层凹进，其中，在凹进之后，凹进的介电层的顶面设置在凹槽内部。
-
公开(公告)号：CN106935484B
公开(公告)日：2020-02-21
申请号：CN201610651985.3
申请日：2016-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/033
Abstract: 一种半导体装置的制造方法，包含：形成多个心轴图案(mandrel patterns)在基材的图案层上方；以及形成间隙层在图案层与心轴图案上方，以及在心轴图案的多个侧壁上。此方法还包含利用干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着图案宽度方向上的尺寸相匹配。此方法还包含蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化的间隙层形成于心轴图案的侧壁上。于修整间隙层以及蚀刻间隙层后，此方法还包含移除心轴图案。此方法还包含将图案化的间隙层的图案移转至图案层。
-
Patent Agency Ranking
公开(公告)号：CN105304465B
公开(公告)日：2018-06-08
申请号：CN201410406169.7
申请日：2014-08-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/3065 , C23C16/40 , C23C16/401 , C23C16/509 , H01J37/32467 , H01J37/32477 , H01J37/32853 , H01J37/32871 , H01J2237/334
Abstract: 本发明公开了工艺室以及制备和操作工艺室的方法。在一些实施例中，制备用于处理衬底的工艺室的方法包括：在工艺室的腔内设置的元件上方形成第一阻挡层，元件包括排气材料；以及在工艺室内，在第一阻挡层上方形成第二阻挡层。本发明还涉及工艺室、制备工艺室的方法和操作工艺室的方法。
-
公开(公告)号：CN106935484A
公开(公告)日：2017-07-07
申请号：CN201610651985.3
申请日：2016-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/033
Abstract: 一种半导体装置的制造方法，包含：形成多个心轴图案(mandrel patterns)在基材的图案层上方；以及形成间隙层在图案层与心轴图案上方，以及在心轴图案的多个侧壁上。此方法还包含利用干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着图案宽度方向上的尺寸相匹配。此方法还包含蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化的间隙层形成于心轴图案的侧壁上。于修整间隙层以及蚀刻间隙层后，此方法还包含移除心轴图案。此方法还包含将图案化的间隙层的图案移转至图案层。
-
公开(公告)号：CN103811312B
公开(公告)日：2016-12-28
申请号：CN201310034749.3
申请日：2013-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/308
CPC classification number: H01L22/12 , G03F7/0035 , G03F7/0752 , G03F7/091 , G03F7/095 , G03F7/40 , G03F7/70633 , H01L21/0276 , H01L21/0337 , H01L21/31144 , H01L21/32139
Abstract: 一种形成衬底图案的方法的实施例包括在衬底上形成底层和上覆中间层。光刻胶图案形成在中间层上。在光刻胶图案上沉积蚀刻涂层。将蚀刻涂层和光刻胶图案用作掩膜元件以图案化中间层和底层中的至少一个。将图案化的中间层和图案化的底层中的至少一个用作掩膜元件来蚀刻衬底以形成衬底图案。衬底图案可用作覆盖测量工艺的元件。
-
公开(公告)号：CN103296069B
公开(公告)日：2016-03-09
申请号：CN201210271383.7
申请日：2012-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/786 , H01L21/28 , H01L21/336
CPC classification number: H01L21/3065 , H01L21/76224 , H01L21/823431 , H01L21/823821 , H01L27/0886 , H01L27/0924
Abstract: 本发明涉及一种鳍式场效应晶体管(FinFET)。FinFET的示例性结构包括：包含有主表面的衬底；具有第一宽度并且从衬底的主表面向下延伸至第一高度的多个第一沟槽，其中邻近的第一沟槽之间的第一间隔限定出第一鳍片；以及具有小于第一宽度的第二宽度并且从衬底的主表面向下延伸至大于第一高度的第二高度的多个第二沟槽，其中，邻近的第二沟槽之间的第二间隔限定出第二鳍片。本发明提供了FinFET及其制造方法。
-
公开(公告)号：CN105304465A
公开(公告)日：2016-02-03
申请号：CN201410406169.7
申请日：2014-08-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/3065 , C23C16/40 , C23C16/401 , C23C16/509 , H01J37/32467 , H01J37/32477 , H01J37/32853 , H01J37/32871 , H01J2237/334
Abstract: 本发明公开了工艺室以及制备和操作工艺室的方法。在一些实施例中，制备用于处理衬底的工艺室的方法包括：在工艺室的腔内设置的元件上方形成第一阻挡层，元件包括排气材料；以及在工艺室内，在第一阻挡层上方形成第二阻挡层。本发明还涉及工艺室、制备工艺室的方法和操作工艺室的方法。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.048 seconds)
